[发明专利]形成具有多种类型肖特基结的晶体管的方法

说明书

技术领域

本发明通常涉及半导体，并且更具体地涉及制造具有肖特 基结的晶体管的工艺。

背景技术

由于比在当前商品化的金属氧化物半导体(MOS)晶体管 中找到的传统PN结具有优势，已经提出了在未来使用具有肖特基结 的晶体管。例如，因为源/漏组分是金属或者在较低温度处形成的金属 合金，因此所述源/漏尺寸的控制更加精确。由于肖特基结晶体管的源 和漏电极的组分，提高了这些电极的导电性，使之高于传统的晶体管 半导体材料。因此，肖特基结晶体管中的源和漏电极的电阻更小，而 这是一个重要的特征。随着晶体管的沟道尺寸持续地变得更小，与传 统的源/漏半导体材料相关联的电阻正在变得更显著，并且不利于所述 晶体管的性能。

已经提出的具有肖特基结的晶体管通常涉及多个形成工 艺步骤。某些工艺步骤需要额外的掩模层和选择性地刻蚀小尺寸的材 料。因此，上述提出的结构具有高的制造成本或者可靠性问题。

发明内容

根据本发明的一方面，提供了一种制造晶体管的方法，包括：提 供衬底；在所述衬底之上形成栅电极；从第一方向且以第一角度向所 述衬底中进行第一金属注入；但是从不同于所述第一方向的第二方向 以第一角度向所述衬底中进行第二金属注入，所述第一金属注入和第 二金属注入在所述衬底内形成第一电流电极和第二电流电极；从第三 方向且以小于第一角度的第二角度向所述衬底中进行第三金属注入； 但是从不同于所述第三方向的第四方向以第二角度向所述衬底中进 行第四金属注入，第一电流电极和第二电流电极中的每一个具有金属 组分不同的至少两个区域，所述第一电流电极具有与第二电流电极对 称的组分；在所述栅电极、第一电流电极和第二电流电极之上沉积金 属层；以及退火所述金属层以在第一电流电极和第二电流电极的每一 个中形成两个肖特基结，所述两个肖特基结具有不同的势垒级。

附图说明

通过举例的方式示出了本发明，并且本发明不限于附图， 其中相同的参考标号表明相同的部件。为了简单和清楚起见而示出了 附图中的部件，其并不一定是按比例描绘的。

图1-6示出了根据本发明的方法的一种形式建立的半导体 晶体管的剖视形式；以及

图7-14示出了根据本发明的方法的另一种形式建立的半 导体晶体管的剖视形式。

具体实施方式

图1示出了用于制造晶体管10的工艺的剖视图。在所示 的形式中，晶体管10是金属氧化物半导体(MOS)晶体管。起初， 提供半导体衬底12。在一种形式中，半导体衬底12是硅衬底。在其 他形式中，半导体衬底12可以是硅阱区。然而，半导体衬底12可以 是任何半导体材料或者如下材料的组合，所述材料例如是砷化镓、硅 锗、绝缘体上硅(SOI)、硅、单晶硅以及上述的组合。栅极电介质 层16位于半导体衬底12之上。在一种形式中，当半导体衬底12是 硅时，栅极电介质层16是例如二氧化硅的氧化物并且其在半导体衬 底12上热生长。在其他形式中，可以利用任意的各种高k或者高介 电系数的电介质材料实现栅极电介质层16。应当理解，出于说明的目 的，此处讨论的附图并不一定是按比例绘制的。晶体管10进一步具 有位于栅极电介质层16之上的栅极14。通常，栅极14被沉积和图案 化。在一种形式中，栅极14是利用金属成分制造的。例如，可以使 用例如硅化物或者高度掺杂的多晶硅的栅极材料。栅极绝缘衬层18 包围栅极14的侧壁。在一种形式中，通过沉积形成栅极绝缘衬层， 并且其是氧化硅。应当理解，可以使用其他栅极材料和其他栅极绝缘 材料。

晶体管10经受第一金属注入，被标记为″金属1注入″。 金属1注入是相对于垂直基准线以θ₁注入的有角度的注入。金属1注 入是预定金属的注入。在一种形式中，利用有角度注入来注入镱(Yb)、 硼(B)或者铂(Pt)中的任意一种。执行一段时间量的金属1注入， 所述时间量取决于各种工艺因素，包括温度、压力和期望获得的尺寸， 将在下文讨论。