[发明专利]垂直电流受控绝缘体上硅(SOI)器件及其形成方法

权利要求书

1.一种绝缘体上硅(SOI)集成电路(IC)芯片，其包括连接至多个芯片输入/输出(I/O)衬垫的IC，至少一个芯片I/O衬垫被连接到垂直可控硅整流器(SCR)，所述垂直SCR包括：

第一掺杂剂类型的掩埋扩散区，所述掩埋扩散区位于所述SOI IC芯片的半导体衬底的表面中，且被设置在籽晶孔中，所述籽晶孔延伸穿过有源表面层和绝缘层而到达所述表面；

外延层，其由所述掩埋扩散区向上延伸到所述有源表面层，所述外延层包括在所述掩埋扩散区处的第二掺杂剂类型的第二类型区域，以及在所述第二类型区域上方的所述第一掺杂剂类型的第一类型区域；以及

多晶硅层，位于所述外延层上，所述多晶硅层被掺杂为所述第二掺杂剂类型。

2.如权利要求1所述的SOI IC芯片，所述垂直SCR还包括在所述外延层中的多个扩散区，所述多个扩散区中的至少一个为与所述第一类型区域接触的第一类型扩散区，且所述多个扩散区中的至少另一个为与所述第二类型区域接触的第二类型扩散区。

3.如权利要求2所述的SOI IC芯片，所述垂直SCR还包括到每一个扩散区和到所述掩埋扩散区的接触，其中到所述掩埋扩散区的所述接触位于接触衬里中。

4.一种用于形成集成电路芯片的方法，所述方法包括以下步骤：

a)提供绝缘体上硅(SOI)晶片；

b)开口籽晶孔，所述籽晶孔穿过所述SOI晶片的表面层而到达半导体衬底；

c)在每一个所述籽晶孔中的所述半导体衬底中形成掩埋扩散区；

d)在所述扩散区上形成外延层，所述外延层填充各个籽晶孔；以及

e)形成到所述掩埋扩散区和所述外延层中的每一个的接触，所述接触与由所述掩埋扩散区和所述外延层所形成的电路部件的相对的端接触。

其中开口所述籽晶孔的步骤(b)包括：

i)构图所述表面层；

ii)选择性地去除部分的经构图的所述表面层；以及

iii)去除由于上述的去除所述部分而暴露出的绝缘体，且暴露的所述绝缘体被去除直至所述半导体衬底。

所述半导体衬底为P型硅，且在所述衬底中形成所述掩埋扩散区的步骤(c)包括以成角度的注入并使用N型掺杂剂来注入所述硅衬底的暴露表面；

其中形成所述外延层的步骤(d)包括在所述掩埋扩散区上生长本征掺杂的P型硅；

形成所述外延层的步骤(d)还包括在所述外延层的上表面中形成穿过所述表面层的浅沟槽，且所述上表面的一部分通过所述浅沟槽而与所述上表面的剩余部分隔离；

其中形成所述外延层的步骤(d)还包括以下步骤：

i)在所述外延层上表面的部分中形成N型层；以及

ii)在所述N型层上形成P型层；

其中在步骤(d)(ii)中形成的所述P型层为多晶硅层，且形成所述接触的步骤(e)包括以下步骤：

i)邻近所述多晶硅层形成N型扩散区，且在所述剩余部分的表面中形成P型扩散区；以及

ii)形成到每一个扩散区的接触；

上述的形成到所述掩埋扩散区的接触的步骤包括：形成穿过外侧浅沟槽而到达所述掩埋扩散区的接触衬里，以及在所述接触衬里中形成到所述掩埋扩散区的所述接触；

其中至少一个所述电路部件为垂直可控硅整流器(SCR)。

5.如权利要求4所述的方法，其中在所述接触衬里中形成到所述掩埋扩散区的金属接触。

6.如权利要求4所述的方法，其中在所述接触衬里中形成到所述掩埋扩散区的掺杂的多晶硅接触。

7.如权利要求4所述的方法，其中在步骤(e)(i)之前，所述方法还包括在所述剩余部分处的所述外延层中形成P阱，所述P型扩散区被形成在所述P阱中。

8.如权利要求7所述的方法，其中上述的形成到所述掩埋扩散区的所述接触的步骤包括：

在所述接触衬里中形成第一掺杂多晶硅层，所述第一层被掺杂到第一掺杂剂浓度；以及

在所述第一层上形成第二掺杂多晶硅层，所述第二层被掺杂到第二掺杂剂浓度，且所述第二掺杂剂浓度低于所述第一掺杂剂浓度。