[发明专利]薄膜和使用该薄膜的半导体装置的制造方法

说明书

技术领域

本发明涉及形成在半导体基板上、在用于特定的功能之后能够除去的薄膜和使用该薄膜的半导体制造方法。

背景技术

集成电路通过进行微细化而实现高集成化和高性能化。但是，在图案尺寸进入纳米领域的现今，即使进行微细化也不能够期待晶体管性能的提高。

作为解决该问题、实现晶体管性能的提高的方法之一，正在研究使载流子迁移率提高的技术。作为使载流子迁移率提高的方法之一，具有在晶体管正上方堆积具有拉伸应力(nMOS晶体管的情况)、或压缩应力(pMOS晶体管的情况)的氮化硅(SiN)膜，向沟道施加应力的方法(例如日本特开2007-19515号公报)。

使用图19对该技术进行简单的说明。在硅基板11上形成有源极12、漏极13、栅极绝缘膜14、栅极电极15、侧壁隔离物16、镍硅化物17，在其上形成有具有较大应力的也称作应力衬里的氮化硅膜(SiN膜)18、19。nMOS晶体管上的SiN膜18具有拉伸应力，由此向沟道区域20施加拉伸应力。另一方面，在pMOS晶体管上堆积的SiN膜19具有压缩应力，向沟道区域21施加压缩应力。结果，在nMOS晶体管中电子的迁移率增大，在pMOS晶体管中空穴的迁移率增大。

但是，在具有应力的SiN膜之下堆积有侧壁间隔膜16，隔着该膜施加应力，因此，实质上向沟道施加的应力并不那么大。

为了更有效地施加应力，已知优选除去侧壁间隔层16，在栅极的周围直接堆积SiN膜18、19(例如日本特开2007-49166号公报)。

但是，侧壁间隔膜16是本来是用作离子注入的掩模的膜。在对栅极电极15进行蚀刻之后，进行离子注入，形成被称作延展部的区域，之后形成该侧壁间隔膜。以侧壁间隔层作为掩模进行深的扩散层的离子注入，完成所谓的源极12和漏极13的形成。

如上所述，侧壁间隔膜用作离子注入的掩模，因此要求它在离子注入气氛中稳定，在除去用于离子注入的抗蚀剂时使用的硫酸/过氧化氢混合溶液中稳定等。因此，一般使用SiN膜。

众所周知，SiN膜是稳定的膜，在硫酸/过氧化氢混合溶液中不溶解，热磷酸作为唯一能够溶解SiN膜的蚀刻溶液被使用。但是，即使使用热磷酸其蚀刻速度也较缓慢，侧壁间隔膜的除去需要相当长的时间。因此，在侧壁间隔膜的除去中存在镍硅化物17也被蚀刻，扩散层(源极12、漏极13)的电阻增大这样的问题。因此，要求能够在短时间内被蚀刻的侧壁间隔膜技术，使得不蚀刻镍硅化物17。

如上所述，当为了向沟道部有效地施加应力而希望除去侧壁间隔膜时，存在源极12和漏极13上的镍硅化物也被蚀刻，使电阻增大这样的课题。

发明内容

本发明的目的在于，提供使得能够不蚀刻镍硅化物等其它膜地迅速除去半导体装置所利用的侧壁间隔膜等薄膜的薄膜、和使用该薄膜的半导体装置的制造方法。

本发明的第一方面的薄膜在半导体装置的制造过程中使用，上述薄膜包含硅、锗和氧。

本发明的第二方面的半导体装置的制造方法包括：形成包含硅、锗和氧的薄膜的步骤；对上述薄膜进行蚀刻的步骤；和在进行上述蚀刻后，除去残留的薄膜的步骤。

本发明的第三方面的半导体装置的制造方法包括：在具有活性区域和元件分离区域的半导体层的上述活性区域上形成栅极电极的步骤；使用与上述半导体层、上述元件分离区域和上述栅极电极不同的材料，在上述栅极电极的侧面上形成由包含硅、锗和氧的薄膜构成的侧壁间隔层的步骤；作为掩模使用上述元件分离区域、上述栅极电极和上述侧壁间隔层，向上述活性区域内导入杂质，在上述活性区域内形成一对源极和漏极区域的步骤；在上述半导体层上、上述元件分离区域上、上述侧壁间隔层上和上述栅极电极上覆盖金属膜的步骤；使上述金属膜与上述半导体层和上述栅极电极反应，使上述源极和漏极区域以及上述栅极电极部分低电阻化的步骤；使用难以蚀刻上述元件分离区域、上述栅极电极的低电阻化部分、上述源极和漏极区域的低电阻化部分、和上述侧壁间隔层，易于蚀刻上述金属膜的未反应部分的第一蚀刻剂，除去上述金属膜的未反应部分的步骤；和使用难以蚀刻上述元件分离区域、上述栅极电极的低电阻化部分、上述源极和漏极区域的低电阻化部分，易于蚀刻上述侧壁间隔层的第二蚀刻剂，除去上述侧壁间隔层的步骤。