[发明专利]半导体存储装置以及用于制造该半导体存储装置的方法

说明书

技术领域

本发明的实施例大致上系关于半导体存储装置。具体而言，本发 明的实施例是关于制造用于半导体存储装置中以栅极侧式晶闸管为基 础的随机存取存储器(gated lateral thyristor-based random access memory；以下简称GLTRAM)装置，以及实作此种GLTRAM的存储 器单元结构及存储装置。

背景技术

集成电路存储器系包含静态随机存取存储器(SRAM)。许多SRAM 单元结构系利用6晶体管(6-transistor)及4晶体管(4-transistor)存 储器单元来实现。这些被利用在许多SRAM单元的实现上的与此种6 晶体管及4晶体管存储器单元(用于SRAM单元的许多实作中)相关 联的大的布局区域(layout area)限制了高密度SRAM的设计。

考虑到这些缺陷，一直有在试图去建立以晶闸管为基础的存储器 单元来减小与传统存储器单元相关联的布局区域，以及提供具有简单 布局的以晶闸管为基础的存储器单元。晶闸管系为一种双稳态 (bi-stable)的三端子装置，其系由四层结构所构成，该四层结构系包 含由P型阳极区域、N型基极、P型基极、以及N型阴极区域所配置 的PNPN组构。PN接面系分别形成于P型阳极区域与N型基极之间、 N型基极与P型基极之间、以及P型基极与N型阴极区域之间。接触 件(contact)制造于该P型阳极区域、该N型阴极区域以及耦接于栅 极电极的该P型基极。

图1为电路图100，用以揭示包含TRAM单元110的传统TRAM 单元阵列。

如图1所示，TRAM单元由字符线120，130、位线150、与NMOS 存取晶体管170串接的薄电容耦合型晶闸管(Thin Capacitively-Coupled Thyristor；以下简称TCCT)装置160。该TCCT装置提供主动储存组 件，该主动储存组件包括晶闸管以及耦接于该晶闸管的栅极的电容器。 该NMOS存取晶体管系耦接于TCCT装置160的阴极节点146与该位 线150之间。TCCT装置160的阳极节点148则被固接在正极偏压。该 TCCT装置160呈现出双稳态电流-对-电压(I-V)特性。该双稳态电流 -对-电压(I-V)特性会因on/off两种状态之间的电流比超过1×10⁵而致 使逻辑1(1)与逻辑0(0)的数据状态之间产生过宽的读取边限(read margin)。该双稳态电流-对-电压(I-V)特性会因位于逻辑1(1)资料 状态而产生较佳的读取电流，使TCCT装置160处在顺向二极管模式 中而产生较高的电流。因为该T-RAM单元110的保存能力容易因难以 控制的NMOS存取晶体管170的漏电流而受到损害，故该TRAM单元 110可能难以维持良好的保存能力并且会干扰特性。

图2图为电路图200，用以揭示包含DRAM单元210，270的传统 TCCT-DRAM单元阵列。相较于通常包含MOSFET装置与电容器的传 统DRAM单元，该TCCT-DRAM单元210系由单一的TCCT装置260 以及包含写入致能线230、字符线240、位线250的三条控制线所组成。 该TCCT装置260系由晶闸管(图2未标示)所组成，该晶闸管包含 连接于该位线250的阳极节点248、连接于该字符线240的阴极节点 246及在该晶闸管的P型基极区域之上直接连接于栅极线(gate line) 的栅极电容器，该栅极线作用为该致能线230。TCCT-DRAM单元系使 用基本的读取/写入操作来操作，该读取/写入操作包含备用模式 (standby mode)、写入逻辑1(1)操作、写入逻辑0(0)操作以及读 取操作。