[发明专利]用于低功率高速接口的可调式输入接收器

权利要求书

1.一种具备可变范围逻辑阈值功能的输入接收器设备，所述设备包含：

逻辑门；

逻辑阈值配置，其与所述逻辑门并联地耦合，且经配置以接收可变逻辑阈值并针 对所述可变逻辑阈值而配置逻辑装置；以及

帮助器装置，其经配置以接收所述可变逻辑阈值且经配置以向所述逻辑门提供偏 置电流路径，所述偏置电流路径不同于由所述逻辑阈值配置提供给所述逻辑门的偏 置电流路径。

2.根据权利要求1所述的设备，其进一步包含逻辑阈值检测器，所述逻辑阈值检测器 经配置以接收所述可变逻辑阈值且基于所述可变逻辑阈值而向所述逻辑门提供额 外偏置电流路径。

3.根据权利要求2所述的设备，其中所述逻辑阈值检测器包含：

NMOS FET，其具有经配置以接收所述可变逻辑阈值的栅极；

POMS上拉FET，其具有与漏极共同的栅极及耦合到电压供应源的源极，且其中 所述漏极耦合到所述NMOS FET的漏极。

4.根据权利要求1所述的设备，其进一步包含启用装置，所述启用装置经配置以接收 启用控制信号且经配置以基于所述启用控制信号的状态而选择性地禁止偏置电流 流动通过所述逻辑装置。

5.根据权利要求1所述的设备，其中所述逻辑装置包含CMOS反相器。

6.根据权利要求5所述的设备，其中所述逻辑阈值配置包含：

VrefCMOS对，其具有与所述CMOS反相器的PMOS源极共同的VrefPMOS源 极；

Vref NMOS源极，其与所述CMOS反相器的NMOS源极为共同的；

PMOS上拉FET，其具有耦合到所述Vref CMOS对的共同漏极的栅极且经耦合 以上拉共同PMOS源极连接；以及

CMOS下拉FET，其具有耦合到所述Vref CMOS对的所述共同漏极的栅极且经 耦合以下拉共同NMOS源极连接。

7.根据权利要求5所述的设备，其中所述帮助器装置包含帮助器PMOS FET，所述帮 助器PMOS FET具有耦合到所述可变逻辑阈值的栅极且经配置以上拉所述CMOS 对的PMOS FET的源极连接。

8.根据权利要求5所述的设备，其中所述帮助器装置包含帮助器NMOS FET，所述帮 助器NMOS FET具有耦合到所述可变逻辑阈值的栅极且经配置以下拉所述CMOS 对的NMOS FET的源极连接。

9.根据权利要求5所述的设备，其进一步包含逻辑阈值检测器，所述逻辑阈值检测器 经配置以接收所述可变逻辑阈值且基于所述可变逻辑阈值的值而向所述逻辑装置 提供额外偏置电流路径。

10.根据权利要求1所述的设备，其中所述逻辑装置包含NMOS反相器。

11.根据权利要求10所述的设备，其中所述逻辑阈值配置包含：

Vref NMOS FET，其具有经配置以接收所述可变逻辑阈值的栅极且具有与所述 NMOS反相器的源极共同的源极；

第一PMOS上拉FET，其具有耦合到Vdd的源极及耦合到所述NMOS反相器的 漏极的漏极；

第二PMOS上拉FET，其具有耦合到Vdd的源极，具有耦合到所述Vref NMOS FET的漏极的漏极连接。

12.根据权利要求11所述的设备，其中所述第一PMOS上拉FET具有耦合到所述Vref  NMOS FET的漏极的栅极。

13.根据权利要求11所述的设备，其中所述第一PMOS上拉FET具有耦合到所述 NMOS反相器的漏极的栅极。

14.根据权利要求11所述的设备，其中所述第二PMOS上拉FET具有耦合到所述Vref  NMOS FET的所述漏极的栅极。

15.根据权利要求11所述的设备，其中所述第二PMOS上拉FET具有耦合到所述 NMOS反相器的漏极的栅极。