[发明专利]用于低功率高速接口的可调式输入接收器

说明书

相关申请案的交叉参考

本申请案主张2007年5月31日申请的题为“用于低功率高速接口的可调式输入接 收器(ADJUSTABLE INPUT RECEIVER FOR LOW POWER HIGH SPEED INTERFACE)”的第60/941,228号美国临时申请案的优先权，所述申请案的全文特此以 引用的方式并入本文中。

技术领域

本发明涉及集成半导体电路的领域。更明确地说，本发明涉及例如互补金属氧化物 半导体(CMOS)输入接收器或伪差分输入接收器等高速输入逻辑接收器的领域。

背景技术

一般来说，常规的CMOS输入接收器(例如，如图1中所示的使用密集装置或使用 稀疏装置的不支持额外参考电压Vref的那些输入接收器)针对低功率存储器接口(例如， 在外部总线接口标准EBI1、EBI2等中所定义的那些接口)在200MHz以下工作良好。 对于较高频率操作(例如，从200MHz到533MHz)，如图2中所示的若干种基于Vref 的单端伪差分输入接收器已与不同Vref值(例如，在没有并联终端的情况下为供应电压 的一半，或在具有Vddq终端的情况下为供应电压的70％)一起使用。

为了覆盖宽广范围频率且支持Vref(例如，支持低功率双数据速率(DDR2)接口 的接收器实施方案所需要的)，简单的解决方案是配置多个并联的输入接收器且基于 Vref值而仅接通一个接收器。然而，此方法在面积及功率方面并不是合乎需要的。另外， 多个并联接收器的实施方案遭受性能降级，其可归因于增加的输入电容Cin及由于添加 了多路复用器而引起的增加的输入路径延迟。

附图说明

图1为不支持Vref的CMOS接收器的示范性实施例的简化示意图。

图2为支持Vref的伪差分接收器的示范性实施例的简化示意图。

图3为Vref可调式自偏置伪差分接收器的示范性实施例的简化示意图。

图4为Vref可调式自偏置伪差分接收器的示范性实施例的简化示意图。

图5a到图5f为比较各种示范性接收器实施例的性能曲线的简化图。

图6为Vref可调式自偏置NMOS伪差分接收器的示范性实施例的简化示意图。

图7为Vref可调式自偏置伪差分接收器的示范性实施例的简化示意图。

图8a到图8f为比较各种示范性接收器实施例的性能曲线的简化图。

图9为自偏置伪差分接收器的方法的示范性实施例的简化流程图。

具体实施方式

词“示范性”在本文中用于意指“充当实例、例子或说明”。不必将本文中描述为 “示范性”的任何实施例解释为比其它实施例优选或有利。

以下结合附图阐述的详细描述既定作为对本发明的示范性实施例的描述，且不希望 代表其中可实践本发明的仅有实施例。贯穿此描述所使用的术语“示范性”意指“充当 实例、例子或说明”，且应不必被解释为比其它示范性实施例优选或有利。所述详细描 述包括特定细节以用于提供对本发明的示范性实施例的透彻理解。所属领域的技术人员 将显而易见，可在没有这些特定细节的情况下实践本发明的示范性实施例。在某些情况 下，为了避免使本文中所呈现的示范性实施例的新颖性模糊不清，以框图形式展示众所 周知的结构及装置。

需要具有宽广频率范围Vref可调式输入接收器的仅一个配置。可使所述接收器配置 在宽广频率范围上及在宽广Vref值范围上操作。可利用对裸片面积及功率消耗仅具有最 小影响的变化来容易地调整所述接收器的性能。

图1为不具有Vref的常规CMOS接收器100的示范性实施例的简化示意图。图1 的常规CMOS接收器100可使用常规的密集装置或稀疏装置来实施。

常规CMOS接收器100包括经配置作为CMOS反相器的常规互补FET对，其包括 堆叠在NMOS FET 114上的PMOS FET 112。PMOS FET 112的源极耦合到Vdd，且漏 极与NMOS FET 114的漏极是共同的，所述漏极作为CMOS反相器的输出而操作。PMOS FET 112的栅极与NMOS FET 114的栅极是共同的，且充当CMOS接收器100的输入。