[发明专利]微码仿真存储器的高速缓存

权利要求书

1.一种处理器，包括：

至少一个核心；

高速缓存层次结构，包含至少第一1阶高速缓存和更高阶高速缓 存；以及

物理存储器空间的第一部分，映射到包含微码仿真存储器的该更 高阶高速缓存的第一部分；

其中，该处理器配置为：

译码第一指令；

如果该第一指令代表微码，传送微码存取信号；

如果有探测到该微码存取信号，允许该第一指令来存取该更高阶 高速缓存的第一部分；以及

如果没有探测到该微码存取信号，防止该第一指令来存取该更高 阶高速缓存的第一部分；

其中，当微码正在存取该更高阶高速缓存的第一部分时，在该第 一1阶高速缓存中可暂时地高速缓存该第一部分。

2.如权利要求1所述的处理器，其中，该更高阶高速缓存为2阶高速 缓存。

3.如权利要求1所述的处理器，其中，该物理存储器空间的该第一部 分永久地分配给微码来使用。

4.如权利要求1所述的处理器，其中，该处理器进一步被配置为：

从该更高阶高速缓存，把该更高阶高速缓存的该第一部分的一个 或多个高速缓存列移到该第一1阶高速缓存的第一部分；

允许该微码来存取该第一1阶高速缓存的该第一部分；以及

防止不包括该微码的指令来存取该第一1阶高速缓存的该第一部 分。

5.如权利要求1所述的处理器，其中，该处理器进一步被配置为：

探测微码存取信号；

如果没有确立该微码存取信号，则防止指令来存取该物理存储器 空间的该第一部分；以及

如果有确立该微码存取信号，则允许指令来存取该物理存储器空 间的该第一部分。

6.如权利要求5所述的处理器，进一步包括变换后备缓冲区，其中， 用来防止不包括该微码的指令来存取该物理存储器空间的该第一部 分，该处理器进一步被配置以拒绝该变换后备缓冲区再填满该物理存 储器空间的该第一部分。

7.一种高速缓存微码仿真存储器的方法，包括：

映射物理存储器空间的第一部分到处理器的高速缓存层次结构 中的更高阶高速缓存的第一部分，其中，该更高阶高速缓存是一个2 阶高速缓存，包括微码仿真存储器；

通过第一处理器核心执行指令，至少一些该指令包括微码；以及

探测微码存取信号，

其中，当探测到该微码存取信号时，该第一处理器核心允许该微 码来存取该更高阶高速缓存的该第一部分，以及当未探测到该微码存 取信号时，该第一处理器核心防止指令来存取该更高阶高速缓存的该 第一部分。

8.如权利要求7所述的方法，进一步包括永久地分配该物理存储器空 间的第一部分给微码来使用。

9.如权利要求7所述的方法，进一步包括：

从该更高阶高速缓存，把该更高阶高速缓存的该第一部分的一个 或更多的高速缓存列移到该处理器的第一1阶高速缓存的第一部分；

允许微码来存取该第一1阶高速缓存的该第一部分；以及

防止不包括微码的指令来存取该第一1阶高速缓存的该第一部 分。

10.如权利要求7所述的方法，进一步包括：

如果没有确立该微码存取信号，则防止指令来存取该物理存储 器空间的该第一部分；以及

如果确立该微码存取信号，则允许指令来存取该物理存储器空间 的该第一部分。

11.如权利要求10所述的方法，其中，如果没有确立该微码存取信号， 则防止指令来存取该物理存储器空间的该第一部分，进一步包括拒绝 再填满到来自变换后备缓冲区的该物理存储器空间的该第一部分。