[发明专利]电路基板和显示装置

说明书

技术领域

本发明涉及电路基板和显示装置。更详细而言，涉及具备提高了可靠性的高性能薄膜晶体管的电路基板和具备上述电路基板的显示装置。

背景技术

近年来，随着高度信息化，平板显示器的市场不断扩大。作为平板显示器，已知有非自发光型的液晶显示器(LCD)、自发光型的等离子体显示器PDP、无机电致发光(无机EL)显示器、有机电致发光(有机EL)显示器等，对它们的开发也在广泛地进行。

在现有的显示装置中，采取在显示装置面板的外侧安装驱动电路等方式，但是近年来，为了实现降低成本、窄边框化、薄型化等，对于安装有将驱动电路等设置在显示装置面板内部的基板上的完全一体化型的电路基板的显示装置不断进行研发。

对设置在驱动电路等上的薄膜晶体管(TFT)，要求与用于现有的像素的开关的TFT相比能够在更低的电压下动作，能够进行高速动作。一般而言，驱动电路等信号处理电路是能够在3～5V左右的低电压下动作的电路，为了满足显示器的高速动作性，驱动电路用TFT需要在低电压下高速动作。另一方面，加上像素用TFT的阈值电压、液晶的阈值电压、灰度等级显示所需的电压、和液晶的驱动电压，像素电路的电源电压被设定为14～25V左右。因此，像素用TFT被施加比较高的电压，容易劣化。此外，在用于显示部的周边的电路的一部分之中，也有适合于在高电压下动作的电路，优选根据用途区分使用TFT的结构。

因此，公开有为了能够根据用途区分使用TFT，以不同的结构形成在高电压下动作的TFT和在低电压下动作的TFT的技术(例如，参照专利文献1和2)。在专利文献1和2中，区分使用形成在同一个基板上的、用作低耐压(电压)用晶体管的顶栅型TFT和用作高耐压(电压)用晶体管的底栅型TFT。

专利文献1：日本特开平11-54761号公报

专利文献2：日本特开2007-13013号公报

发明内容

但是，在专利文献1和2中，在基板的正上方配置底栅型TFT的栅极电极，在其之上配置兼作底栅型TFT的栅极绝缘膜的顶栅型TFT的基底层，在其上层配置底栅型TFT和顶栅型TFT的半导体层，因此，有可能存在产生杂质从基板扩散至半导体层的杂质污染或产生栅极绝缘膜的绝缘性(绝缘耐压)下降等问题。此外，因为顶栅型TFT的基底层兼作底栅型TFT的栅极绝缘膜，并且在栅极绝缘膜和基板之间夹着底栅型TFT的栅极电极，所以，顶栅型TFT的基底层的热扩散特性根据位置而变化，由此在半导体层的结晶化工序中有可能存在产生多晶硅的结晶性恶化的问题，从可靠性的观点出发，还需要再改进。

本发明是鉴于上述现状而完成的，其目的在于，提供一种电路基板，该电路基板在同一个基板上形成有顶栅型TFT和底栅型TFT，并且能够实现TFT的可靠性提高。

本发明者经过对在同一基板上配置有底栅型和顶栅型的薄膜晶体管的电路基板进行各种研究，着眼于薄膜晶体管的配置在基板侧的膜和栅极绝缘膜的配置结构。于是发现，如果在基板正上方配置底栅型TFT的栅极电极，在其之上配置兼作底栅型TFT的栅极绝缘膜的顶栅型TFT的基底层，进一步在其之上配置底栅型TFT和顶栅型TFT的半导体层，则有可能存在发生来自基板的杂质污染或发生栅极绝缘膜的绝缘性下降等的问题，此外，由于顶栅型TFT的基底层的热扩散特性根据位置而变化，因此在半导体层的结晶化工序中有可能存在发生多晶硅的结晶性的恶化的问题，并且发现，上述电路基板通过采用如下结构，即，在基板上设置有从基板侧起叠层第一栅极电极、第一栅极绝缘膜和第一半导体层的底栅型薄膜晶体管，和从基板侧起叠层第二半导体层、第二栅极绝缘膜和第二栅极电极的第一顶栅型薄膜晶体管，并且在基板与第一顶栅型薄膜晶体管的第二半导体层之间具有2个以上的绝缘膜，上述2个以上的绝缘膜包括：在基板与底栅型薄膜晶体管的第一栅极电极之间配置的底涂膜、和底栅型薄膜晶体管的第一栅极绝缘膜，由此实现同时具有杂质污染的防止特性和高绝缘性的栅极绝缘膜的形成，进一步通过改善底涂膜的热扩散特性，能够实现可靠性高的薄膜晶体管，从而想到能够完美地解决上述问题，完成了本发明。

即，本发明是一种电路基板，其在基板上设置有从基板侧起叠层第一栅极电极、第一栅极绝缘膜和第一半导体层的底栅型薄膜晶体管，和从基板侧起叠层第二半导体层、第二栅极绝缘膜和第二栅极电极的第一顶栅型薄膜晶体管，在上述电路基板中，在基板与第一顶栅型薄膜晶体管的第二半导体层之间具有2个以上的绝缘膜，上述2个以上的绝缘膜包括：在基板与底栅型薄膜晶体管的第一栅极电极之间配置的底涂膜、和底栅型薄膜晶体管的第一栅极绝缘膜。