[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件，在所述的半导体器件内半导体芯片按照倒装芯片法被结合。

背景技术

在传统已知的半导体封装(半导体器件)中，半导体芯片通过倒装芯片结合被结合。将要安装在这样的半导体封装内的半导体芯片具有形成在其上的焊料隆起焊盘(solder bump)(隆起电极(bump electrode))以允许倒装芯片结合(例如，参见下列的专利文献1)。

图29～31示出了专利文献1公开的传统半导体器件的结构的截面示意图。在传统的半导体器件内，如图29所示，电极焊盘(electrode pad)部分1002形成在半导体衬底1001的顶面上。可以理解，诸如IC或LSI的电路(未显示)被制造在半导体衬底1001的顶面上。而且，在半导体衬底的顶面上，用于保护半导体衬底1001的顶面的保护层1003被形成。保护层1003具有开口1003a，通过所述开口，电极焊盘部分1002上的预定区域被暴露。而且，保护层1003被形成以与电极焊盘部分1002的周边部分重叠，结果，保护层1003具有形成在其中的台阶部分1003b。

而且，在电极焊盘部分1002上，通过隔离金属层1004，隆起电极1005被形成。隔离金属层1004形成在电极焊盘部分1002上，使得隔离金属层1004的周边部分1004a位于与电极焊盘部分1002重叠的保护层1003的区域上。即，隔离金属层1004的外周端部分1004b形成在与电极焊盘部分1002重叠的保护层1003的区域上。

此外，如图30所示，半导体衬底1001面朝下被布置在印刷电路板1006之上，所述半导体衬底具有形成在其上的隆起电极1005，使得半导体衬底1001的顶面(电路面)面对着印刷电路板1006，并且半导体衬底1001按照倒装芯片法通过隆起电极1005与印刷电路板1006上的电极1007相连。

专利文献1：JP-A-2007-13063。

发明内容

发明解决的问题

在上述专利文献1公开的传统的半导体器件中，由于隔离金属层1004被配置为使得其周边部分1004a位于与电极焊盘部分1002重叠的保护层1003的部分上，如图30和31所示，不利的是：当由于半导体衬底1001与印刷电路板1006之间热膨胀系数不同所引起的热应力作用于隆起电极1005时，在位于隔离金属层1004的外周端部分1004b之下(对应于其的一个区域)的保护层1003的区域内易形成裂缝。这使得保护层1003易发生断裂，从而造成的不便是：当保护层1003断裂时，断裂将降低半导体器件的可靠性。

本发明用于解决上述的问题，并且本发明的目的是提供一种可防止可靠性降低的半导体器件。

解决问题的方法

为实现上述目的，根据本发明的第一方面，半导体器件被设置有：电极焊盘部分，所述电极焊盘部分形成在衬底的表面上；包含第一开口的第一保护层，通过所述第一开口，电极焊盘部分的顶面被暴露，第一保护层形成在衬底的表面上以与电极焊盘部分的一部分重叠；隔离金属层，所述隔离金属层形成在电极焊盘部分上；以及隆起电极，所述隆起电极形成在隔离金属层上。这里，隔离金属层具有外周端部分，当从平面图中观看时，所述外周端部分形成在第一保护层中的第一开口的内部。

如上所述，在根据第一方面的半导体器件内，隔离金属层被配置为使得当从平面图中观看时，其外周端部分形成在第一保护层中的第一开口的内部，这样，第一保护层不形成在隔离金属层的外周端部分的下方。因此，在将衬底以倒装芯片法结合在印刷电路板上期间，即使当由于衬底与印刷电路板之间热膨胀系数不同所引起的热应力作用于隆起电极时，也可防止在第一保护层内形成裂缝。因此，可防止第一保护层的断裂，从而可防止因第一保护层断裂所引起的半导体器件的可靠性降低。

在根据第一方面的上述半导体器件中，优选地另外还设置：第二保护层，所述第二保护层被形成以覆盖第一保护层上的预定区域和电极焊盘部分上的预定区域。这里，隔离金属层形成在电极焊盘部分上，且隔离金属层的周边部分位于第二保护层之上。基于此配置，可容易地构成隔离金属层，使得当从平面图观看时其外周端部分位于第一保护层中的第一开口的内部。