[发明专利]存储卡及其制造方法无效

专利信息
申请号: 200880020434.0 申请日: 2008-05-26
公开(公告)号: CN101689252A 公开(公告)日: 2010-03-31
发明(设计)人: 山田雄一郎;西川英信;山田博之;武田修一 申请(专利权)人: 松下电器产业株式会社
主分类号: G06K19/077 分类号: G06K19/077;H01L25/065;H01L25/07;H01L25/18
代理公司: 北京市中咨律师事务所 代理人: 段承恩;刘瑞东
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 存储 及其 制造 方法
【说明书】:

技术领域

本发明涉及在电路基板安装半导体芯片所构成的存储卡及其制造方法。

背景技术

当前,作为信息存储媒介之一的存储卡由于其节省空间性而广泛使用于便携电话机等的便携型电子设备。

而且,对这些便携型电子设备,与高性能化同时要求便携性的提高。为此,对搭载于它们的存储卡,也要求小型化、大容量化。于是,进一步小型而薄型的存储卡标准化,在标准化的形状尺寸内,开发向大容量化迈进。

对于这些期望,公开了使存储卡薄型化的技术(例如,参照专利文献1)。也就是说,首先,在搭载于引线框架上的存储芯片上,使别的存储芯片错开进行层叠。然后,将2个存储芯片的电极及搭载于引线框架上的控制芯片的电极,通过金属引线连接于引线框架而薄型化。

可是,在示于专利文献1的存储卡中,用于接合来自全部的存储芯片与控制芯片的引线的电极需要处于引线框架上。为此,需要对电极进行配置的空间,和形成用于电极间、与外部电极相连接的布线的空间。其结果,限制存储卡的小型化、面积大而高容量的存储芯片的搭载。

并且,为了使引线立体地交叉进行布线,产生以窄的引线间隔的布线、以长的引线长度的布线等的连接部位。因此,在通过窄的引线间隔注入树脂进行密封的情况下,必须使用粘度低的热固性树脂。其结果,存在长的固化时间,施工方法、材料的选择范围的限制,在制造成本的降低存在极限等的问题。

进而,各芯片的安装是否良好,只有在安装全部芯片并进行了密封之后进行检查。因此,即使在最初安装的芯片产生安装不良,直到密封结束也无法对安装不良进行检查。其结果,由于成品率的降低,制造成本的增加等成为问题。

【专利文献1】日本特开2004-13738号公报。

发明内容

本发明的存储卡具有如下构成,具备:电路基板,其至少在上表面具有基板电极并在下表面具有外部电极;第1半导体芯片,其具有在电路基板的上表面安装的第1半导体电极;第3半导体芯片,其具有在电路基板的上表面上与安装第1半导体芯片的区域不同的区域安装的第3半导体电极;第2半导体芯片,其在上表面具有第2半导体电极;引线,其对第2半导体电极和基板电极进行连接;和壳体,其覆盖包括在电路基板的上表面设置的第1半导体芯片、第2半导体芯片、第3半导体芯片和引线的电路形成区域;其中,第2半导体芯片的下表面与第1半导体芯片的上表面的至少一部分被相对面固定(相面对固定),并且第1半导体芯片、第2半导体芯片、第3半导体芯片和电路基板的至少一部分、以及引线被密封树脂覆盖。

通过该构成,第1半导体芯片、第2半导体芯片及第3半导体芯片独立地安装于电路基板而能够实现高容量的存储卡。并且,因为独立地安装各半导体芯片,所以能够在与电路基板之间在各个的、或者组合的状态下对安装不良等进行判定。并且,第1半导体芯片与第3半导体芯片用引绕于它们的下表面与电路基板的上表面的相对面区域的布线与电路基板电连接。

并且,因为第2半导体芯片的第2半导体电极与电路基板的基板电极通过引线进行连接,所以不必使第1半导体芯片与第2半导体芯片相对地错位而与电路基板进行连接。因此,通过引线的连接仅为第2半导体芯片,第1半导体芯片与第2半导体芯片的错位亦属不必。其结果,能够大幅度削减引线数量、基板电极数量。

并且,因为第1半导体芯片及第3半导体芯片与电路基板之间能够采用各种粘接、密封材料,以加压、加热、UV照射等进行安装,所以能够不增大地实现薄型而可靠的密封。进而,因为能够减少第2半导体芯片与电路基板通过引线的连接数,所以能够避免基板电极等的微细间距化。其结果,即使不用粘度低的密封材料,也能够容易且可靠地对受限的区域进行密封。

并且,本发明的存储卡的制造方法包括以下步骤:在电路基板的上表面安装第1半导体芯片;在电路基板的上表面而与安装第1半导体芯片的区域不同的区域安装第3半导体芯片;使第2半导体芯片的下表面与第1半导体芯片的上表面的至少一部分相对面用固定材料进行固定;用引线对第2半导体芯片的上表面的半导体电极与电路基板的上表面的基板电极进行连接;用密封树脂对第1半导体芯片、第2半导体芯片、第3半导体芯片和电路基板的至少一部分、以及引线进行密封;和用壳体覆盖包括在电路基板的上表面设置的第1半导体芯片、第2半导体芯片、第3半导体芯片和引线的电路形成区域。

通过该方法,能够以低成本高生产率制作大容量而高性能的存储卡。

附图说明

图1是表示本发明的实施方式1中的存储卡的内部构成的俯视图。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200880020434.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top