[发明专利]低k介电材料

说明书

相关申请的交互参照

[0001]本申请要求于2007年6月15日提交的美国临时专利申请No. 60/934,725的权益，在此引入其全部内容作为参考。

技术领域

[0002]本发明涉及低介电常数的介电材料、其制备方法、从该介电 材料例如通过旋涂、喷涂、浸涂、拉涂和喷墨印刷形成膜的方法以及沉 积和处理该膜的方法。

背景技术

[0003]介电材料的一种属性是介电常数。为了某些目的，希望使用 低介电常数的材料。通常，层间介电半导体薄膜的制造首先通过在诸如 半导体基底等的表面上沉积所需的薄膜来进行。沉积薄膜的一种常见方 法是旋涂沉积。在旋涂沉积期间，薄膜用的前体溶液涂布到半导体晶片 上，在沉积期间或之后，晶片以足够高的速度旋转(快速旋转步骤)，使前 体溶液的层变薄。在快速旋转步骤期间和之后，允许溶剂蒸发，留下介 电材料的干膜。然而，通常，常用的介电材料中的一些要求后续处理， 包括在高温下固化薄膜。高温固化步骤可以将前体分子凝聚或交联在一 起，形成更紧密、更结实的低介电常数膜。此外，固化步骤频繁用于使 聚合物致孔剂“破裂”成在固化膜中挥发而产生孔隙或空隙的更挥发性的 化学片段，从而降低介电常数。固化步骤可以在只使用热能的炉子中进 行。或者，膜可以在加热和暴露于紫外线下的同时固化。膜也可以通过 电子束照射而固化。

[0004]本发明描述了制备多孔介电膜的一系列技术，该膜具有异常 范围的k值(1.3-3.0)、扩大的杨氏模量-k包封、与硅和铜的优异的CTE 匹配、低膜应力和低裂纹扩展速率，并且与其他多孔介电材料相比，可 以在低温下固化。这些特点源于用于制备膜的溶液组成的改善和用于处 理膜的技术的改进的结合。最重要的是，这些膜可以在极短的烘烤和固 化时间内处理，大大降低了总处理时间，并提高了设备生产速率。

[0005]制备多孔介电膜的目前技术的不足之处在于至少一种上述 因素。值得注意的是，介电膜和铜之间的CTE不匹配在加工过程中造成 了故障：使用双镶嵌工艺制作的ULSI(超大规模集成电路)器件可以含有 11层或更多层，并且固化连续层所需的反复温度循环导致与破裂和分层 相关的故障。更重要的是，ULSI器件需要逐步更细的导线尺寸和间距， 以提高晶体管密度，并且32nm或更小节点尺寸的内置器件需要k值小 于2.2的介电材料，以防止串扰和电容损失。此外，半导体制造商希望 固化温度低于400℃，以保护热敏感的元件。此外，大量的旋涂多孔介 电膜对于环境中的水分敏感，必须在干燥条件下处理，以防止伴随有k 和敏感性增加的破裂。

[0006]沉积介电膜的另一种常用方法是化学气相沉积(CVD)。该工 艺需要非常昂贵的设备。此外，它最适于生产介电常数(k)为2.5～3的膜。 由于满足应用要求所需的粘合和包封层的原因，有效介电常数一般高于 CVD介电材料。k值较低的CVD膜出现与机械稳定性相关的问题，如差 的粘合或分层、高膜应力、不可接受的裂纹扩展速率和/或低杨氏模量。 此外，似乎仍难制作k值小于2.3的CVD膜，而本发明中的膜具有1.3～3.0 的k值。此外，与CVD和其他旋涂膜相比，本发明中的膜在1.3～2.6的 特定介电常数下具有较好的机械性能(根据通过模量和裂纹扩展的测量)， 并且水解稳定性有所改善。

[0007]因此，需要能够快速、有效地固化旋涂薄膜，同时保持低介 电常数、高介电强度、低损耗因数和高机械强度的组合物。

[0008]更具体而言，绝缘薄膜的介电常数仅是制作在半导体器件中 正确起作用的膜所需的多种属性中的一种属性。膜在机械方面还必须坚 固耐用，既要经受得住化学机械抛光(CMP)步骤又要抑制裂纹扩展。此 外，膜必须能够抵抗CMP后的清洁期间的灰化损坏，并且必须能够抵抗 大气中水分的攻击。传统的CVD材料具有针对ULK介电材料的这两种 性质方面的限制。此外，膜的热膨胀系数(CTE)应该接近于铜和硅的CTE， 介电材料中的孔隙(如有的话)必须很小(5nm或更小)，以避免铜迁移，并 且在随后的热处理期间，膜的除气应该最小。最佳固化温度取决于应用， 因为一些器件需要比另一些器件更低的固化温度。也取决于使用的表面 活性剂、膜厚度、固化期间的气氛、固化所用时间和所需的电气和机械 性能。大部分膜在250～500℃的温度下固化，更优选350～425℃的温度。