[发明专利]扩展漏极晶体管及其制造方法

说明书

技术领域

本发明涉及扩展漏极晶体管。

而且，本发明还涉及制造扩展漏极晶体管的方法。

除此之外，本发明还涉及RF电路。

背景技术

在半导体技术中，MOS晶体管的有效制造是关键。尤其对于RF应用来说，增加了对晶体管质量的需要。

美国专利5,828,104披露了一种MOS半导体器件，包括具有非对称LDD结构的MOSFET，在其半导体衬底上具有第一重掺杂区，与第一重掺杂区相邻形成的轻掺杂区，以及远离第一重掺杂区形成的第二重掺杂区。第一重掺杂区和轻掺杂区作为MOSFET的漏极区，而第二重掺杂区作为MOSFET的源极区。由多个部分组成的栅极定位在沟道区上。多个部分的至少一部分具有漏极侧端，定位在轻掺杂区上，以及源极侧端，定位在沟道区上而并没有扩展到第二重掺杂区。

然而，当尺寸变得越来越小时，传统晶体管制造过程可能会失败。

发明内容

本发明的目的在于提供一种适于小尺寸的晶体管架构。

为了实现上述目的，提供了一种根据独立权利要求所述的扩展漏极晶体管、制造扩展漏极晶体管的方法和RF电路。

根据本发明的示例实施例，提供了一种制造扩展漏极晶体管(例如EDMOS场效应晶体管)的方法，该方法包括在衬底上形成栅极，在栅极的第一侧壁上形成第一间隔层(例如独有地)，把扩展漏极注入在衬底中与栅极的第二侧壁相邻的表面部分上，所述第二侧壁与第一侧壁相对并且被第一间隔层暴露(即没有被覆盖)，去除第一间隔层，在栅极的第二侧壁上形成第二间隔层(例如，独有地)，把源极注入在衬底中与被第二间隔层暴露(即，没有被覆盖)的栅极第一侧壁相邻的表面部分上，并且把漏极注入在衬底中与第二间隔层相邻的表面部分上。

根据本发明的另一示例实施例，提供了一种扩展漏极晶体管，所述扩展漏极晶体管包括衬底；形成在衬底上的栅极，所述栅极具有第一侧壁和与第一侧壁相对的第二侧壁；注入衬底中与栅极的第二侧壁相邻的表面部分上的扩展漏极；栅极的第一侧壁上的间隔层；注入在衬底中与栅极的第一侧壁相邻的表面部分上的源极；以及注入在衬底中与间隔层相邻的表面部分上的漏极，从而使得扩展漏极(具体来说横向地，即，沿水平方向)布置在栅极和漏极之间。

根据本发明的又一示例实施例，提供了一种RF(射频)电路，所述RF电路包括具有上述特征的扩展漏极晶体管。

术语“衬底”可以表示任何适合的材料，如半导体、玻璃、塑料等。根据示例实施例，术语“衬底”可以用来概括地定义用于感兴趣的层或部分之下和/或之上的层部件。而且，衬底还可以是其上形成层的其他任何基底，例如像硅晶片或硅芯片之类的半导体晶片。

术语“场效应晶体管”(FET)可以表示其中施加到栅极的电压可以控制输出电流(源漏电流)的晶体管，该晶体管可以是MOS结构(MOSFET)、pn结(JFET)或金属半导体接触(MESFET)。

术语“扩展漏极晶体管”(EDMOS)可以具体表示在沟道区和漏极区之间具有漏极扩展层的晶体管。通过这种扩展层，漏极可以移动到较远位置。漏极扩展层可以是通过离子注入实现的向着沟道的漏极轻掺杂扩散，并且可以用在高级CMOS中专门防止漏极衬底结的过早击穿。可以利用公知的降低表面电场原理(RESURF)来设计漂移区。根据该原理，通过具有最佳掺杂浓度(Next)和层厚(text)为Next.text～10¹²原子/cm²得到最高击穿电压。扩展漏极中电荷载流子的典型浓度可以在10¹⁷原子/cm³和10¹⁹原子/cm³之间的区间。

术语“源极”可以具体表示重掺杂区，多数载流子可以从其流入(或者被运送)到沟道中。源极区中的电荷载流子的典型浓度可以在10¹⁹原子/cm³和10²¹原子/cm³之间的区间。

术语“漏极”可以具体表示位于场效应晶体管的沟道端处的半导体衬底中的重掺杂区，其中载流子通过漏极流出晶体管。漏极区中的电荷载流子的典型浓度可以在10¹⁹原子/cm³和10²¹原子/cm³之间的区间。