[发明专利]驱动半导体存储器装置的方法以及半导体存储器装置

说明书

相关申请的交叉引用

本申请基于在2007年6月29日提交的在先的日本专利申请No.2007-172682和在2008年5月23日提交的在先的日本专利申请No.2008-135671并要求其优先权，在此通过参考并入其全部内容。

技术领域

本发明涉及驱动半导体存储器装置的方法和半导体存储器装置。例如，本发明涉及驱动这样的存储器装置的方法，在该存储器装置中通过在每一个场效应晶体管的浮体(floating body)中积累多数载流子来存储信息。

背景技术

近年来，公知希望FBC存储器装置作为代替1T(晶体管)-1C(电容器)DRAM的半导体存储器装置。如此配置FBC存储器装置，以便在SOI(绝缘体上硅)衬底上形成均包括浮体(下文中，也称为“体”)的各FET(场效应晶体管)，并根据在每一个FET的体中积累的多数载流子的数目来存储数据“1”或数据“0”。假设，例如，在由NFET构建的FBC中，其中在体中积累的空穴的数目大时的状态为数据“1”，而其中在体中积累的空穴的数目小时的状态为数据“0”。

如果由NFET构建FBC存储器基元(memory cell)，那么体电位被设定为低于源极和漏极的电位，也就是，pn结在数据保持时间期间被反向偏置。换言之，由此，在数据保持时间期间保持能够在体中积累更多的空穴的状态。因此，如果在“0”基元中空穴逐渐积累，便会发生“0”基元改变为“1”基元的保持失败。

此外，如果将数据写入到选择的存储器基元，通常会劣化在与该选择的存储器基元共享位线的未选择的存储器基元中存储的相反的数据。该现象称为位线干扰”。例如，如果将数据“1”写入到选择的存储器基元，会劣化在与该选择的存储器基元共享位线的“0”基元中存储的数据(位线1”干扰)，而如果将数据“0”写入到选择的存储器基元，会劣化在与该选择的存储器基元共享位线的“1”基元中存储的数据(位线“0”干扰)。

通常，为了使数据“1”与数据“0”之间的信号差足够大，有必要将位线电位的幅值(写入数据“1”时的位线电位与写入数据“0”时的位线电位的差)设定为高。然而，如果位线电位的幅值被设定为是大的，会使位线干扰的影响增加。如果位线干扰的影响很大，便有必要频繁地进行刷新操作，以恢复劣化的存储器基元数据。该刷新操作可能不利地妨碍正常的读取或写入操作。此外，如果频繁地进行刷新操作，会使功率消耗不利地增加。

发明内容

一种根据本发明的实施例的驱动半导体存储器装置的方法，所述半导体存储器装置包括：多个存储器基元，其包括源极、漏极以及处于电浮置状态的浮体，所述存储器基元根据在所述浮体中积累的载流子的数目来存储逻辑数据；连接到所述漏极的多条位线；与所述位线交叉的多条字线；以及读出放大器(sense amplifier)，其读取在选择的存储器基元中存储的数据，或者所述读出放大器将数据写入所述选择的存储器基元，所述选择的存储器基元连接到所述多条位线当中的选择的位线并连接到所述多条字线当中的选择的字线，所述方法包括：

在数据写入操作期间执行第一循环，所述第一循环将第一电位施加到与第一选择的存储器基元对应的位线且将第二电位施加到所述选择的字线，以便将第一逻辑数据写入到所述第一选择的存储器基元，所述第一逻辑数据指示出所述载流子的数目大；

在所述数据写入操作期间执行第二循环，所述第二循环将第三电位施加到与所述第一选择的存储器基元当中的由所述位线选择出的第二选择的存储器基元对应的位线且将第四电位施加到所述选择的字线，以便将第二逻辑数据写入到所述第二选择的存储器基元，所述第二逻辑数据指示出所述载流子的数目小，其中，

在所述第一循环中，所述第二电位是以所述源极的电位和所述第一电位的电位为基准而被偏置到与所述载流子的极性相反的反极性的电位，以及

在所述第二循环中，所述第四电位是以所述源极的电位和所述第三电位的电位为基准而被偏置到与所述载流子的极性相同的极性的电位。

一种根据本发明的实施例的半导体存储器装置包括：支撑衬底；半导体层，其设置在所述支撑衬底上方；源极层，其设置在所述半导体层中；漏极层，其设置在所述半导体层中；体，其包括第一体部分和第二体部分，所述第一体部分设置在所述源极层与所述漏极层之间的所述半导体层中，所述第二体部分从所述第一体部分沿与所述支撑衬底的表面垂直的方向延伸，所述体处于电浮置状态，且在所述体中积累电荷以存储逻辑数据或从所述体发射所述电荷；栅极介电膜，其设置在所述第二体部分的侧表面上；以及栅极电极，其设置在所述栅极介电膜上。