[发明专利]用于输入/输出缓冲器的动态阻抗控制

权利要求书

1.一种提供组合的驱动和端接的设备，包括：

第一组合的驱动和端接电路，配置为在第一电源电压下工作，该第一 组合的驱动和端接电路包括：

可变阻抗上拉网络；

可变阻抗下拉网络；

用于设置该上拉网络的配置的至少一个控制输入；

用于设置该下拉网络的配置的至少一个控制输入；

用在执行校准中的该组合的驱动和端接电路的至少一部分的复制品；

控制以以下四个步骤执行校准的控制器：

1)当数据输出为逻辑高时,用于驱动模式的上拉网络校准；

2)当数据输出为逻辑低时,用于驱动模式的下拉网络校准；

3)用于端接模式的上拉网络校准；和

4)用于端接模式的下拉网络校准；

该设备具有端接模式的操作，在该端接模式的操作中该可变阻抗上拉 网络被配置成具有上拉网络端接阻抗并且可变阻抗下拉网络被配置成具 有下拉网络端接阻抗，该上拉网络和该下拉网络组合用作分裂端接；

该设备具有驱动模式的操作，其中：

为了驱动高输出，该上拉网络被配置为在接通时产生特定阻抗；

为了驱动低输出，该下拉网络被配置为在接通时产生特定阻抗；

其中每个上拉网络和下拉网络具有多个晶体管，晶体管的尺寸适宜提 供相同的阻抗，以及

其中，通过逐渐改变接通的晶体管的数目，使每个上拉网络和下拉网 络被配置成具有期望的阻抗。

2.根据权利要求1所述的设备，其中使用一个或多个温度计码配置上 拉网络的阻抗和下拉网络的阻抗。

3.根据权利要求2所述的设备，其中利用所述一个或多个温度计码来 逐渐改变接通的晶体管的数目。

4.根据权利要求3所述的设备，还被配置成使对接通的晶体管数目进 行编码的格雷码转换成所述一个或多个温度计码中的一个温度计码。

5.根据权利要求1所述的设备，还包括根据阻抗基准来校准阻抗的校 准逻辑。

6.根据权利要求1所述的设备，还包括：

控制器，其根据第一组合的驱动和端接电路是处于驱动模式还是处 于端接模式来产生控制输入。

7.根据权利要求2所述的设备，其中：

上拉网络中的多个晶体管并行连接在一起；并且

下拉网络中的多个晶体管并行连接在一起。

8.根据权利要求1所述的设备，其中所述上拉网络包括多个P型 MOSFET晶体管，并且所述下拉网络包括多个N型MOSFET晶体管。

9.根据权利要求1所述的设备，其中所述上拉网络和下拉网络的每一 个由P型晶体管或者N型晶体管整体形成，该设备还包括：

控制以以下两个步骤执行校准的控制器：

1)当数据输出为逻辑高时，用于驱动模式的上拉网络校准；和

2)用于端接模式的上拉网络校准。

10.根据权利要求1所述的设备，其中所述上拉网络包括多个N型 MOSFET晶体管，并且所述下拉网络包括多个N型MOSFET晶体管，该 设备还包括：控制以以下两个步骤执行校准的控制器：

1)N装置输出阻抗校准来确定在数据输出为逻辑低时对于驱动模式 启用多少个N型晶体管；

2）N装置端接校准来确定对于端接启用多少个N型晶体管。

11.根据权利要求1所述的设备，还包括：

利用一个或多个温度计码将公共校准值传递到每一个组合的驱动和 端接电路的互连。