[发明专利]用于修饰适于半导体制作的表面的组合物和方法

说明书

背景技术

本发明整体涉及修饰适于半导体制作的晶片的暴露表面的方法， 特别涉及使用研磨制品修饰适于半导体制作的结构化晶片的暴露表面 的方法。

在集成电路制造过程中，半导体制作中使用的半导体晶片通常经 历许多工序，包括沉积、图案化、和蚀刻步骤。这些半导体晶片的制 造步骤的细节在Tonshoff等人的“Abrasive Machining of Silicon”一文 中报道，该文发表于Annals of the International Institution for ProductionEngineering Research(卷39/2/1990)，第621-635页。在每个制造步 骤中，常常需要或期望修饰或精修晶片的暴露表面以制备用于后续制 作或制造步骤中的晶片。

例如，沉积步骤之后，在晶片表面上的沉积材料或层通常需要进 行进一步的加工，然后再进行另外的沉积或后续加工。又例如，蚀刻 步骤之后，经常需要在晶片的蚀刻表面区域上分层沉积导电材料或绝 缘材料或两者。该工艺的具体实例被用于金属大马士革工艺中。

在波纹装饰过程中，图案被蚀刻在氧化物介电层内。蚀刻之后， 将任选的附着/阻碍层(adhesion/barrier layer)沉积在整个表面上，然后将 金属沉积在附着/阻碍层上方或顶部。然后，通过除去表面上的沉积金 属和附着/阻碍层区域来修饰、精制或精修沉积的金属层。通常，除去 足够的表面金属，以使得晶片的外部暴露表面既包含金属又包含氧化 物介电材料。暴露的晶片表面的俯视图将显示一个大体平的表面，其 中金属对应于蚀刻的图案，而介电材料邻近所述金属。位于晶片修饰 表面上的金属和氧化物介电材料内在地具有不同的物理特性，诸如不 同的硬度值。用于修饰由大马士革工艺制造的晶片的研磨制品必须仔 细设计，以使得同时修饰所述材料而不刮伤任一种材料的表面。此外， 研磨制品必须能够在晶片上产生大体平的外部暴露表面，所述表面具 有暴露的金属区域和暴露的介电材料区域。

这种修饰沉积的金属层直至氧化物介电材料暴露在晶片外表面上 的工艺，由于位于晶片表面上的金属特征(metal feature)具有亚微米尺 寸，留出的误差余地很少。很明显，沉积金属的移除速率必须很快， 以使制造成本最小化。此外，未蚀刻区域的金属移除必须做得彻底。 另外，蚀刻区域中残留的金属必须限于不连续区域或区段。又另外， 余下的金属必须在区域或区段当中连续，以确保适当的导电性。简而 言之，所述金属修饰工艺必须在亚微米尺度上均匀、可控和可重现。

此外，作为使半导体器件的元件隔离的方法，目前已将大量注意 力转到浅沟槽隔离(STI)工艺，其中氮化硅层形成在硅基材上，浅沟槽 通过蚀刻或光刻技术形成，并且沉积介电层以填充沟槽。由于以该方 式形成的沟槽或线条深度上的变化，通常需要在基材顶部上沉积过量 的介电材料以确保完全填充所有沟槽。

然后通常通过化学-机械平面化工艺移除过量的介电材料(如，氧 化物)以暴露氮化硅层。为获得高度平坦的表面，氮化物层和剩余的 沟槽氧化物层的高度应当基本上相同。通常，过去的实践强调优先选 择进行氧化物抛光，然后才是进行氮化硅抛光。从而，氮化硅层在化 学-机械平面化工艺中充当终止层，因为在氮化硅层暴露时总抛光速率 已降低。

用于平面化或抛光基材表面的组合物和方法在本领域已知。一种 修饰或精制晶片暴露表面的常规方法应用到用含有大量分散在液体中 的松散磨粒的浆液来处理晶片表面的方法。通常，这种浆液被施加到 抛光垫上，然后把晶片表面对着该垫进行研磨或移动，以除去或去掉 晶片表面上的材料。一般来讲，所述浆液也包含与晶片表面发生化学 反应的试剂。这种工艺类型通常被称之为化学-机械平面化(CMP)工艺。

然而，CMP浆液的一个问题是，该工艺必须仔细监控以便获得所 需的晶片表面外形。另一个问题是松散的研磨浆液会产生脏乱。另一 个问题是浆液产生大量的颗粒，这些颗粒必须从晶片表面上除去，并 在晶片处理结束后处置掉。对于半导体晶片制作商而言，处理和处置 这些浆液会产生额外的加工成本。