[发明专利]集成电路内码字的安全存储

说明书

技术领域

本发明涉及在集成电路内安全地存储码字，更具体地，涉及对集 成电路的物理特性所限定的码字进行安全存储。

背景技术

对于需要安全数据事务(如，访问允许、安全许可、金融、银行 业务、以及如在机顶盒以及对付费娱乐的其他形式的访问中使用的数 字权限管理)的许多应用来说，码字的安全存储是非常重要的。

例如，可以为用户提供存储有密码字的信用卡。可以将该密码字 与信用请求一起发送至银行，该密码字向银行指示该信用请求确实来 自于该特定信用卡。

美国专利6,836,430公开了一种具有用于存储二进制码字的多个 晶体管的集成电路，所述二进制码字由所述集成电路的物理特性永久 地固定。

然而，获得对这种码字的未经授权的访问的技术正变得越来越复 杂。这样的技术可能涉及从管芯的封装中提取管芯和使管芯的背面变 薄，以获得对物理电路的紧密访问，使得可以执行测量以确定密码字。

发明内容

因此，本发明的目的是改进现有技术。

根据本发明的第一方面，提供了一种集成电路(10；40)，包括 存储码字的多个晶体管，其特征在于，码字的值是由所述多个晶体管 中的至少第一晶体管的迁移率确定的。

因此，尝试破开集成电路的封装以及使管芯的背面变薄将典型地 导致密码字在被发现之前遭到破坏。这是因为尝试破开集成电路的封 装以及使管芯的背面变薄导致晶体管内物理应力的变化，从而迫使晶 体管的迁移率发生变化，从而改变(破坏)密码字的值。

此外，可以将晶体管布置在集成电路的管芯的预定位置，与所述 管芯的其他区域相比，所述预定位置对受到的物理应力尤为敏感。例 如，可以选择管芯的边缘或角，这是由于(如在尝试反向设计电路的 过程中可能发生的)在将管芯从封装去除时或在紧握管芯时，这些位 置尤为可能受到物理应力。

所述多个晶体管可以形成在两个不同状态下稳定的(双稳态)电 路，晶体管的迁移率可以将所述双稳态向这两个状态之一偏置。因此， 在将双稳态上电时双稳态稳定到的状态可以用于确定码字。例如，如 果双稳态具有稳定状态逻辑0和逻辑1，并且被其晶体管的迁移率向逻 辑1偏置，则该双稳态所存储的码字是逻辑1。

所述集成电路可以包括用于存储码字的多个双稳态，每个双稳态 向其两个稳定状态中具体一个稳定状态偏置。例如，如果集成电路具 有两个双稳态，一个双稳态向逻辑0偏置而另一个双稳态向逻辑1偏置， 则这两个双稳态所存储的码字是“01”。

术语码字的使用并不暗示码的具体格式，可以根据每个双稳态稳 定到两个状态中的哪个状态来限定其他码字。例如，如果两个具体的 双稳态都稳定到稳定状态逻辑0，则码字可以是字母数字字符的第一长 序列，或者如果两个双稳态中一个稳定到稳定状态逻辑0而这两个双稳 态中的另一个稳定到稳定状态逻辑1，则码字可以是字母数字字符的第 二长序列。

集成电路的设计者典型地的设计工作局限于工艺技术(如可以提 供给电路的和/或电路组件可承受的电流的最大级别)内。在设计者控 制下的一个重要方面是晶体管的宽长比(W/L)，典型地使用大于1的 W/L比使得这些宽长比通常给出在快速切换能力与低电流消耗之间的 最佳折中。

然而，与一般设计实践相反，根据本发明的优选实施例，晶体管 的W/L可以被设置成小于1的值。这使得在晶体管保持在最大允许电流 电平之内时可以硬导通(例如以高VGS-VT值操作)晶体管，以增强 晶体管之间迁移率差异对电路的影响。

显而易见，在其他实施例中还将使用大于1的W/L比的范围。

典型地，码字根据在晶体管的制造时自然出现的随机迁移率变化 取随机值。备选地，通过施加应力层以改变晶体管的迁移率可以在集 成电路的制造期间将码字设置成预定的值，从而设置期望的码字。例 如，为了标识码字内的位置，或为了在复码字的连续读出过程中同步， 可以使用这些应力层来设置码字特定部分的值。

根据本发明的第二方面，提供了一种设备，包括：根据第一方面 的集成电路，以及用于连接至所述集成电路和读取码字的读取器装置， 所述读取器装置包括用于驱动集成电路以确定码字的驱动器装置。

根据本发明的第三方面，提供了一种用于读取在根据第一方面的 集成电路中存储的码字的方法，该方法包括：驱动集成电路，以根据 集成电路的晶体管中至少一个晶体管的迁移率来确定码字。