[发明专利]使用扇出/扇入矩阵的错误捕获RAM支持

权利要求书

1.一种从多个被测设备获得测试数据的方法，所述方法包括：

从测试设备输出第一测试信号，用于并行输入到至少两个被测设备；

向所述测试设备并行输入至少两个响应信号，每个响应信号是响应于所述第一测试信号由所述至少两个被测设备之一产生的；

在存储设备中存储并行接收的所述响应信号；

从所述存储设备串行输出所述响应信号。

2.根据权利要求1所述的方法，其中所述的将所述至少两个响应信号并行输入到所述测试设备包括：

用专用锁存器锁住每个响应信号。

3.根据权利要求1所述的方法，其中所属的将所述至少两个响应信号并行输入到所述测试设备包括：

用专用比较器测试每个响应信号；

用专用锁存器锁住每个响应信号。

4.根据权利要求1所述的方法，其中所述存储并行接收的所述响应信号包括：

将所述响应信号并行读取到串行移位器。

5.根据权利要求1所述的方法，其中所述的从所述存储设备串行输出所述响应信号包括：

将所述存储的响应信号串行输出到逻辑测试器。

6.根据权利要求1所述的方法，其中所述的从所述存储设备串行输出所述响应信号包括：

将所述存储的响应信号串行输出到错误捕获RAM。

7.根据权利要求1所述的方法，其中所述的从所述测试设备输出所述第一测试信号，用于并行输入到所述至少两个被测设备包括；

生成所述第一测试信号；

提供具有相同电路结构的多个被测设备；

将所述第一测试信号并行输入到每个被测设备的相同位置。

8.一种用于从多个被测设备获得测试数据的设备，所述设备包括：

测试信号生成器，配置为从测试设备输出第一测试信号以并行输入到至少两个被测设备；

响应信号接收器，配置为向所述测试设备并行输入至少两个响应信号，每个响应信号是响应于所述第一测试信号由所述至少两个被测设备之一产生的；

存储设备，配置为存储并行接收的所述响应信号；

串行输出电路，配置为从所述存储设备串行输出所述响应信号。

9.根据权利要求8所述的设备，其中用于向所述测试设备并行输入所述至少两个响应信号的所述响应信号接收器包括：

多个锁存器，每个所述锁存器专用于锁住所述响应信号之一。

10.根据权利要求8所述的设备，其中配置为并行输入所述至少两个响应信号的响应信号接收器包括：

多个比较器，每个所述比较器专用于测试所述响应信号之一；

多个锁存器，每个所述锁存器专用于所述响应信号之一。

11.根据权利要求8所述的设备，其中所述存储设备包括串行移位器。

12.根据权利要求8所述的设备，其中所述存储设备与配置为测试所述存储的响应信号的逻辑测试器耦合。

13.根据权利要求8所述的设备，其中所述存储设备与错误捕获RAM耦合。

14.根据权利要求8所述的设备，其中所述测试信号生成器配置为：

生成所述第一测试信号；

与具有相同电路结构的多个被测设备耦合；

将所述第一测试信号并行输入到每个被测设备上的相同位置。

15.一种用于从多个被测设备获得测试数据的设备，所述设备包括：

用于生成第一测试信号以并行输入到至少两个被测设备的装置；

用于从至少两个响应信号并行接收输入的装置，每个响应信号是响应于所述第一测试信号由所述至少两个被测设备之一产生的；

用于存储并行接收的所述响应信号的装置；

用于从所述用于存储的装置串行输出所述响应信号的装置。

16.根据权利要求15所述的设备，其中所述用于接收的装置包括：

多个锁存器，每个所述锁存器专用于锁住所述响应信号之一。

17.根据权利要求15所述的设备，其中所述用于接收的装置包括：

多个比较器，每个所述比较器专用于测试所述响应信号之一；

多个锁存器，每个所述锁存器专用于所述响应信号之一。