[发明专利]包含单个经计时晶体管的顺序电路元件

权利要求书

1.一种用于操作电路的方法，其包括：

响应于在顺序电路元件的单个经计时晶体管处接收的时钟信号而经由所述顺序 电路元件的第一数据路径选择性地传播数据，其中当所述时钟信号为高时，传播所 述数据，并且当所述时钟信号为低时，不传播所述数据且阻挡所述第一数据路径， 其中所述第一数据路径包含第一晶体管，所述第一晶体管响应于所述单个经计时晶 体管的输出；以及

当所述时钟信号为低时，在耦合到所述第一数据路径的第二数据路径的保持电路 元件处保持与经由所述第一数据路径传播的所述数据相关的信息，其中所述保持电 路元件包括至少两个晶体管以及反相器，其中所述反相器包含耦合到所述第一数据 路径的第一端子，其中所述反相器的输出并未直接耦合到第一数据路径；以及

其中所述第一晶体管具有比与所述第二数据路径相关联的所述两个晶体管中的 每一者高的电流容量，以允许所述第一晶体管克服与所述保持电路元件的所述两个 晶体管的任何竞争。

2.根据权利要求1所述的方法，其中所述顺序电路元件包括逻辑锁存器电路的一部 分。

3.根据权利要求1所述的方法，其中所述顺序电路元件包括逻辑触发器电路的一部 分。

4.根据权利要求1所述的方法，其中所述保持电路元件包括耦合到一个第二晶体管的 节点。

5.根据权利要求1所述的方法，其中所述保持电路元件包括反相器的输出。

6.根据权利要求1所述的方法，其中所述顺序电路元件在所述单个经计时晶体管处但 不在所述第一晶体管接收所述时钟信号，且不在与所述第二数据路径相关联的两个 晶体管处接收所述时钟信号。

7.根据权利要求1所述的方法，其进一步包括响应于接收到所述时钟信号而在所述单 个经计时晶体管的所述输出处提供虚拟接地电压，其中所述虚拟接地电压激活所述 第一晶体管。

8.根据权利要求1所述的方法，其进一步包括当所述时钟信号为高时经由所述第一数 据路径将所述数据从数据输入提供到数据输出。

9.根据权利要求1所述的方法，其中在不将来自时钟的时钟信号施加于所述保持电路 元件的情况下在所述保持电路元件处锁存所述数据的逻辑值。

10.根据权利要求1所述的方法，其中所述第一数据路径和所述第二数据路径包含多个 弱晶体管，且其中所述第一数据路径包含耦合到所述单个经计时晶体管的至少一个 强晶体管，其中所述至少一个强晶体管具有比所述多个弱晶体管中的每一者高的电 流容量。

11.根据权利要求1所述的方法，其进一步包括：

在所述单个经计时晶体管处接收所述时钟信号；以及

响应于接收到所述时钟信号而在虚拟接地电压电平与第二电压电平之间切换所 述单个经计时晶体管的所述输出处的电压电平。

12.根据权利要求1所述的方法，其中与所述第二数据路径相关联的所述两个晶体管包 括长沟道或高电压阈值装置。

13.一种电路装置，其包括：

用于响应于在顺序电路元件的单个经计时晶体管处接收的时钟信号而经由所述 顺序电路元件的第一数据路径选择性地传播数据的装置，其中当所述时钟信号为高 时，传播所述数据，并且当所述时钟信号为低时，不传播所述数据且阻挡所述第一 数据路径，其中所述第一数据路径包含第一晶体管，所述第一晶体管响应于所述单 个经计时晶体管的输出；以及

用于当所述时钟信号为低时，在耦合到所述第一数据路径的第二数据路径的保持 电路元件处保持与经由所述第一数据路径传播的所述数据相关的信息的装置，其中 所述保持电路元件包括至少两个晶体管以及反相器，其中所述反相器包含耦合到所 述第一数据路径的第一端子，其中所述反相器的输出并未直接耦合到第一数据路 径；

其中所述第一晶体管具有比与所述第二数据路径相关联的两个晶体管中的每一 者高的电流容量，以允许所述第一晶体管克服与所述保持电路元件的所述两个晶体 管的任何竞争。