[发明专利]包含单个经计时晶体管的顺序电路元件有效
申请号: | 200880104692.7 | 申请日: | 2008-08-28 |
公开(公告)号: | CN101816127A | 公开(公告)日: | 2010-08-25 |
发明(设计)人: | 马丁·圣劳伦特;贝克·穆罕默德;保罗·巴西特 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H03K3/037 | 分类号: | H03K3/037;G06F9/38 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 刘国伟 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包含 单个 计时 晶体管 顺序 电路 元件 | ||
技术领域
本发明大体上涉及包含单个经计时晶体管的顺序电路元件。
背景技术
技术的进步已带来较小且较强大的个人计算装置。举例来说,当前存在多种便携式 个人计算装置,包含无线计算装置,例如便携式无线电话、个人数字助理(PDA)以及 寻呼装置,其较小、重量轻且容易由用户携带。更具体来说,例如蜂窝式电话和IP电 话等便携式无线电话可经由无线网络传送语音和数据包。此外,许多此类无线电话包含 并入于其中的其它类型的装置。举例来说,无线电话还可包含数字静态相机、数字视频 相机、数字记录器以及音频文件播放器。而且,此类无线电话可处理可执行指令,包含 软件应用程序,例如可用以接入因特网的网页浏览器应用程序。如此,这些无线电话可 包含显著的计算能力。
一般来说,用于例如无线电话装置等便携式个人计算装置的数字集成电路利用时钟 信号来进行数据处理。时钟信号在其传播通过集成电路时从时钟源的耗散可占集成电路 的总体动态功率消耗的大部分。在包含例如触发器电路和锁存器电路等顺序元件的电路 中,由顺序元件消耗的时钟功率可部分由在时钟切换时切换的晶体管的电容决定。这些 经计时装置可直接连接到主要时钟输入。或者,这些经计时装置可使用从主要时钟输入 导出的内部时钟来控制晶体管操作和定时。
一般来说,切换与顺序电路元件相关联的晶体管导致通过对晶体管电容以及与布线 互连件相关联的电线电容的充电和放电的功率耗散。因此,需要降低功率消耗的经改进 顺序电路元件装置和方法。
发明内容
在特定实施例中,揭示一种方法,其包含响应于在顺序电路元件的单个经计时晶体 管处接收的时钟信号而经由所述顺序电路元件的第一路径传播数据。所述顺序电路元件 进一步包含耦合到所述第一路径的第二路径。所述方法还包含在所述第二路径的保持电 路元件处保持与经由所述第一路径传播的所述数据相关的信息,其中所述第一路径包含 响应于所述单个经计时晶体管的输出的第一晶体管。所述第一晶体管具有比与所述第二 路径相关联的第二晶体管高的电流容量。
在另一特定说明性实施例中,揭示一种电路装置,其包含时钟总线和多个顺序电路 元件。所述顺序电路元件中的每一者具有单个经计时晶体管,其包含耦合到所述时钟总 线的控制端子且包含耦合到逻辑电路的至少一个元件的输出端子。所述输出端子处的电 压电平响应于经由所述时钟总线接收到时钟信号而在虚拟接地电压电平与浮动电压电 平之间切换,以选择性地激活所述逻辑电路以从数据输入向数据输出移动数据。
在再一特定实施例中,揭示一种方法,其包含在顺序电路元件的时钟输入处接收时 钟信号。所述时钟输入耦合到经计时晶体管的控制端子。当所述时钟信号为高时,经由 具有响应于所述输出端子的第一晶体管的第一数据路径从所述顺序电路元件的数据输 入向数据输出传播数据。当所述时钟信号为低时,经由具有耦合到所述第一数据路径的 第二晶体管的第二数据路径保持与所述数据输出处的所述数据相关的状态信息。所述经 计时晶体管的所述控制端子接收所述时钟信号,且所述经计时晶体管的所述输出响应于 接收到时钟信号而将经切换电压供应提供到所述第一晶体管。
在又一特定实施例中,揭示一种电路装置,其包含用于响应于在顺序电路元件的单 个经计时晶体管处接收的时钟信号而经由所述顺序电路元件的第一路径传播数据的装 置。所述顺序电路元件包含耦合到所述第一路径的第二路径。所述电路装置进一步包含 用于在所述第二路径的保持电路元件处保持与经由所述第一路径传播的所述数据相关 的信息的装置。所述第一路径包含响应于所述单个经计时晶体管的输出的第一晶体管。 所述第一晶体管具有比与所述保持电路元件相关联的第二晶体管高的电流容量。
由包含单个经计时晶体管的顺序电路元件的特定实施例提供的一个特定优点在于 减少了功率消耗。在例如具有单个经计时晶体管的锁存器电路等顺序电路元件的特定实 施例中,时钟功率消耗可减少到常规锁存器电路的时钟功率消耗的约1/5。
提供的另一特定优点在于用于将时钟信号路由到例如集成电路等电路装置的顺序 电路元件的布线互连可简化。举例来说,可通过将电线路由到顺序电路元件的单个经计 时晶体管的端子而不是路由到顺序电路元件的每一晶体管来将集成电路的时钟总线连 接到每一顺序电路元件的单个经计时晶体管以提供输入时钟。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880104692.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:在存储控制器和复制引擎之间分离写入
- 下一篇:肽序列和组合物