[发明专利]具有改善缓冲器容量的使用的大容量存储系统

说明书

技术领域

本发明涉及具有改善缓冲器容量的使用的大容量存储系统，并且更具体 地涉及具有嵌入式控制器的用于实时数据存储的大容量存储系统(mass storage system)

背景技术

为存储直接来自数据流源(例如胶片摄像机(film camera))的、具有 高数据速率的实时数据流而设计的嵌入式的独立(stand-alone)系统通常可 以被拆分(split up)为两种数据处理：

1.具有保证的数据速率的实时视频数据存储，以及

2.由嵌入式处理器管理的诸如文件系统信息之类的非实时数据存储。

两种数据通道(path)都必须与I/O控制器连接，所述I/O控制器实施 与形成大容量存储阵列的存储单元的I/O通信。

通过诸如硬盘、光盘或基于固态的存储器(memory)之类的单一存储 单元的并行化来达到确保的高数据速率。以上类型的存储单元经常在传输的 开始处引入显著的等待时间(latency)。由于尤其在需要实时行为时等待时 间成为问题，所以引入诸如SRAM和/或SDRAM之类的无存取等待时间或 至少没有显著的存取等待时间的存储器。对于移动应用具体而言，其他要求 是整个存储系统必须尽可能小并且必须具有减少的功耗。

发明内容

本发明的目的是提出一种具有改善可用缓冲器容量的使用的大容量存 储系统。

根据本发明，通过一种大容量存储系统来实现该目的，所述大容量存储 系统具有实时数据接口和大容量存储阵列之间的第一数据通道以及嵌入式 处理器和大容量存储阵列之间的第二数据通道，所述第一数据通道包括无存 取等待时间的数据缓冲器，其中无存取等待时间的数据缓冲器也被用作嵌入 式处理器和大容量存储阵列之间的非实时数据传输的数据缓冲器。

本发明提出了一种实时数据通道中的“无存取等待时间”的存储器单元 的多用途的使用。这是该存储器的更高效的使用，并且附加地是在嵌入式处 理器和由单一存储器件组成的大容量存储阵列之间传输非实时数据的更高 效的方式。当然，本发明不仅可应用于为实时数据而设计的系统。同样还可 以将本发明用于其中需要确保的高数据速率并且等待时间成为问题的其他 环境中。

优选地将具有小尺寸(footprint)的“无等待时间”存储器集成到实时 数据通道中作为实时数据缓冲器以补偿目标大容量存储阵列的任何等待时 间。所述大容量存储阵列由两个或更多的单一存储单元组成。所述存储单元 中的每一个由I/O控制器控制。由于嵌入式处理器也必须存取并且修改大容 量存储阵列上的数据，所以存在实时数据缓冲器和处理器的主存储器之间实 施的第二通道。因此，实施用于在来自或去往实时接口的数据和来自或去往 嵌入式处理器的数据之间进行切换的数据开关。使用必要的实时数据缓冲器 还用于在嵌入式处理器和大容量存储阵列之间的非实时数据传输节省了用 于非实时传输的额外的缓冲器。因此，可以减少空间和功耗。

优选地由嵌入式处理器通过控制线将硬件块配置在所要求的模式中。嵌 入式处理器通过启动(initial)其主存储器和实时数据缓冲器之间的直接存 储器存取传输(DMA传输)，以从大容量存储阵列传输数据以及向大容量存 储阵列传输数据。因为处理器能够在执行数据传输的同时在其他任务上工 作，所以这是高效的实施方案。另外，嵌入式处理器经由实时数据缓冲器来 存取大容量存储阵列比直接存取大容量存储阵列更快。

有利地，大容量存储系统具有用于拆分数据流并且将其并行地发送至两 个或更多的存储单元的数据处理块。这允许容易地实施RAID或类似RAID 的系统。

优选地，可以对“无存取等待时间”数据缓冲器设置一个或更多的阈值， 所述一个或更多的阈值控制在从数据缓冲器向大容量存储阵列、向实时接 口、以及向主存储器流传输出数据的瞬时(instant)。以此方式，可以适应不 同的数据目标的性能行为。

附图说明

为了更好地理解，现在将参考附图在以下描述中更详细地解释本发明。 应当理解，本发明不限于该示范性实施例，并且也可以方便地组合和/或修改 所指定的特征，而脱离本发明的范围。在附图中：

图1示出了根据本发明的一种示范性大容量存储系统。

具体实施方式