[发明专利]静电破坏保护元件、静电破坏保护电路、半导体装置及制法

说明书

技术领域

本发明涉及静电破坏保护元件、静电破坏保护电路、半导体装置及半导体装置的制造方法，特别是涉及具备场效应晶体管的静电破坏保护元件、静电破坏保护电路、利用了该静电破坏保护电路的半导体装置及半导体装置的制造方法。 

背景技术

以往公知一种具备场效应晶体管的静电破坏保护电路。这种静电破坏保护电路例如已经被“Haigang Feng et al.‘A Mixed-Mode ESD ProtectionCircuit  Simulation-Design  Methodology’IEEE JOURNAL OFSOLID-STATE CIRCUITS，VOL.38，NO.6，JUNE 2003”公开了。 

在上述文献中，已经公开了在电源端子与接地端子之间连接有具备场效应晶体管的静电破坏保护电路的结构。上述文献所述的静电破坏保护电路是具备RC触发器电路并且场效应晶体管的栅极端子与RC触发器电路连接的所谓gcnMOS晶体管(gate-coupled nMOS晶体管)。通过将该gcnMOS晶体管作为静电破坏保护电路加以利用，从而和栅极端子与接点端子连接的所谓的ggnMOS晶体管(gate-grounded nMOS晶体管)不同而能快速地释放静电浪涌电流。 

另外，以往公知一种在BiCMOS型LSI中将上述gcnMOS晶体管作为静电破坏保护电路加以利用的结构。这种结构例如已经被“美国专利US6,455,902B1”公开了。 

在上述的US6,455,902B1中，在半导体基板上形成有作为静电破坏保护元件的场效应晶体管、CMOS晶体管和双极性晶体管。另外，在形成有双极性晶体管的区域中，形成作为集电极的嵌入n⁺层。在上述的US6,455,902B1中，在形成有静电破坏保护元件的区域中，也与形成有双极性晶体管的区域同样地形成嵌入n⁺层。另外，在上述的US6,455,902B1 中，在越过与漏极区域相邻的绝缘分离层的位置设置有嵌入n⁺层的电位固定端子，并且该电位固定端子与嵌入n⁺层通过n型杂质层而电连接。另外，栅电极及p型杂质区域的电位固定端子与RC触发器电路电连接，漏极区域及嵌入n⁺层的电位固定端子与电源布线连接，源极区域与接地布线连接。 

在上述的US6,455,902B1中，基于上述的结构，静电浪涌电流作为源极与漏极间的沟道电流而流动，并且其中一部分也在源极区域与嵌入n⁺层的电位固定端子之间流动。即，n型源极区域、p型杂质区域及嵌入n⁺层分别作为寄生双极性晶体管的发射极、基极及集电极而起作用，从而静电浪涌电流的一部分从嵌入n⁺层的电位固定端子依次经由n型杂质层、嵌入n⁺层、p型杂质区域而流动到n型源极区域。在上述的US6,455,902B1中，通过在源极区域与嵌入n⁺层的电位固定端子之间流经静电浪涌电流的一部分，从而能减小作为沟道电流而在源极与漏极之间流动的电流(静电浪涌电流)，故减轻了源极与漏极间的负载。 

但是，在上述的US6,455,902B1中，由于在越过与漏极区域相邻的绝缘分离层所形成的嵌入n⁺层的电位固定端子与源极区域之间流经静电浪涌电流的一部分，故静电浪涌电流的一部分的电流路径增长了嵌入n⁺层的电位固定端子和源极区域越过绝缘分离层的量，由此电阻增大。因此，由于在嵌入n⁺层的电位固定端子与源极区域之间难以流动电流(静电浪涌电流的一部分)，故有在源极与漏极间多会流动作为沟道电流的电流(静电浪涌电流)而导致不能充分减轻施加到源极与漏极间的负载的问题。 

发明内容

本发明是为了解决上述课题而进行的，本发明的一个目的在于提供一种可进一步减轻静电浪涌电流施加到源极与漏极间的负载的静电破坏保护元件、静电破坏保护电路、半导体装置及半导体装置的控制方法。