[发明专利]制造包括衬底和沉积在衬底的一个表面上的层的结构的方法有效
申请号: | 200880108693.9 | 申请日: | 2008-09-23 |
公开(公告)号: | CN101809710A | 公开(公告)日: | 2010-08-18 |
发明(设计)人: | H·阿比尔;R·朗热 | 申请(专利权)人: | S.O.I.TEC绝缘体上硅技术公司 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/26;H01L21/324;H01L21/762;H01L21/205;C30B25/02 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;靳强 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 包括 衬底 沉积 一个 表面上 结构 方法 | ||
技术领域
本发明涉及一种制造用于电子学、光学、光电子学或光伏学的结 构的方法,该结构包括衬底,以及通过将材料沉积在衬底的一面上而 形成的层。
背景技术
技术的发展显示,可以利用合适的技术,例如PECVD(“等离子 增强化学气相沉积”的首字母缩写),来选择衬底的面以将薄层沉积在 所选的面上。然而,这一过程很复杂,可能引入金属杂质,并且沉积 层可能分层。
采用非选择性技术使得在衬底的两面上都进行沉积。然后可以消 除沉积在不希望的表面上的层。为达此目的,可以将例如想要保存的 层键合到其他材料上,从而保护该层,然后进行刻蚀,从而消除位于 非保护面上的层。然而,根据该层的性质(特别是,如果该层为SiN,AlN 或钻石),撤销该层有时十分困难,而且相比于衬底的材料是非选择性 的。
也可以采用RIE刻蚀(“反应离子刻蚀”的首字母缩写),其相关描 述记载于“Silicon Processing for the VLSI Era,Vol.1:Process Technology”(VLSI时代的硅工艺,第1卷,工艺技术),作者是Stanley Wolf和Richard N.Taube,Lattice Press,第二版(1999年11月1日), ISBN-10:0961672161,章节“14,Dry Etching for VLSI”(用于VLSI的 干刻蚀)。这种利用等离子辅助的干刻蚀可将选择的表面清除而无需保 护其他表面,但是其效果取决与要清除的材料。此外这种相当困难的 技术需要采用剧毒气体和污染物,例如NF3或SF6。因此这需要特殊的 操作条件,特别是特殊的封闭。
该问题的一个具体示例出现在,在SopSiC(“硅多晶碳化硅”, Silicon on Polycrystalline SiC的首字母缩写)或SiCopSiC(“碳化硅多 晶碳化硅”,Silicon Carbide On Polycrystalline SiC的首字母缩写)衬底 的背面上形成多晶硅层时。
SopSiC衬底主要对红外线辐射透明,不可能通过该衬底的背面对 其充分加热以在前表面达到适于实现分子束外延生长(MBE)的温度。
沉积在背面上的多晶硅层吸收红外线辐射,可将该层加热到高温 从而能够通过传导加热SopSiC衬底,以得到实现外延生长所需的温度。
这方面,可以参考出版物,US 5,296,385,US2004/0152312,EP 0 449 524,WO 2006/082467和FR 07 54172。
目前,实现的方法在于在不选择SopSiC衬底的表面的情况下沉积 多晶硅,也即是,在SopSiC衬底的两个表面上都沉积多晶硅,然后进 行刻蚀以消除在不需要的表面上形成的层。
参见图1A,通过在单晶硅衬底520上注入来形成界定了层500的 脆化区510。
参见图1B,利用SiO2的键合层300,通过将单晶硅衬底520键合 到多晶SiC支撑400(也记作p-SiC)上,以及通过将层500传递到支 撑400上,而形成了指定为SopSiC的结构100。
参见图1C,通过在水蒸气气氛中在大约800到1200℃下进行的 退火,来加固结构100的键合,这有利于通过硅和SiC的热氧化,即 通过消耗层400和500的表面上的硅,在结构100的两个表面上都形 成SiO2层110和120。
参见图1D,接下来不区分先前获得的结构的表面,进行多晶硅(也 记作p-Si)层200的沉积。为达此目的,可在620℃的温度下采用LPCVD 技术(低压化学气相沉积)。
参见图1E,通过RIE刻蚀将位于单晶硅层500一侧的p-Si层200 从SopSiC结构去除。
参见图1F,通过HF溶液的作用将位于单晶硅层500一侧的SiO2的层110从SopSiC结构去除,其中HF溶液选择性地溶解SiO2并保持 硅完整。
最后,清洁单晶硅的层500的表面,以备将其用于通过MBE的外 延生长。
可以理解,该方法包括大量步骤,并采用复杂而昂贵的技术来执 行以实现选择性刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于S.O.I.TEC绝缘体上硅技术公司,未经S.O.I.TEC绝缘体上硅技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880108693.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:经优化的CABAC解码器
- 下一篇:用于处理XML数据的处理模块、设备和方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造