[发明专利]信息处理系统

说明书

技术领域

本发明涉及诸如计算机系统和大容量存储卡系统的信息处理系统，以 及更具体而言，涉及这样的信息处理系统，其包括使用可变电阻器作为存 储介质的非易失性半导体存储器设备。

背景技术

近年来，随着各种应用的发展，计算机系统需要具有大存储容量、高 速主存储器以改善其性能。在现有技术的计算机系统中使用的主存储器通 常包括DRAM。DRAM具有一个晶体管/一个基元(1T1C)结构，并因此 具有精细构图的限制，这使得难以提供大容量主存储器。

另一方面，更精细地构图存储器基元的技术包括电阻可变存储器，如 (专利文件1)所提出的在存储器基元中使用可变电阻器。该类型的电阻 可变存储器利用了以下事实：硫族化物玻璃的晶体与非晶体之间的电阻比 率为100∶1或更高，因此存储不同的电阻状态作为信息。电阻可变存储器 包括肖特基(Schottky)二极管与可变电阻器的串联电路，代替晶体管来 配置存储器基元。因此，作为一个优点，可以容易地以层的形式堆叠并三 维地构建电阻可变存储器来实现更高的集成度(专利文件2)。

然而，不希望上述电阻可变存储器被用作频繁存取的主存储器，其会 造成高速操作和可靠性问题。

[专利文件1]WO 2000/623014

[专利文件2]WO 2003/085675

发明内容

技术问题

本发明的目的为提供一种在实现大容量存储的同时能够确保存储器设 备的高速操作和可靠性的信息处理系统。

技术方案

在一个方面，本发明提供了一种信息处理系统，包括：主存储器，操 作为存储数据；以及控制电路，操作为存取所述主存储器的数据，所述主 存储器包括非易失性半导体存储器设备和DRAM，所述非易失性半导体存 储器设备包含均使用可变电阻器的电可擦除可编程非易失性存储器基元， 所述DRAM被设置为在所述控制电路与所述非易失性半导体存储器设备 之间的高速缓存(cache)存储器。

在另一方面，本发明提供了一种信息处理系统，包括：非易失性半导 体存储器设备，其包含均使用可变电阻器的电可擦除可编程非易失性存储 器基元；以及控制电路，操作为存取所述非易失性半导体存储器设备，其 中所述非易失性半导体存储器设备具有用于重写存储的数据的刷新模式， 其中所述控制电路基于对所述非易失性半导体存储器设备的存取数目以所 述刷新模式激活所述非易失性半导体存储器设备。

在另一方面，本发明提供了一种信息处理系统，包括：主存储器，其 包括非易失性半导体存储器设备，所述非易失性半导体存储器设备包含均 使用可变电阻器的电可擦除可编程非易失性存储器基元；以及控制电路， 操作为存取所述主存储器的数据，其中所述非易失性半导体存储器设备具 有用于重写存储的数据的刷新模式。

发明效果

本发明可以在实现大容量存储的同时确保存储器设备的高速操作和可 靠性。

附图说明

图1为示出了根据本发明的第一实施例的计算机系统的配置的框图；

图2为同一实施例的非易失性存储器的框图；

图3为根据同一实施例的非易失性存储器的存储器基元阵列的一部分 的透视图；

图4为沿图2的线I-I’获得并从箭头方向观察的截面视图；

图5为示出了同一实施例中的可变电阻器实例的示意性截面视图；

图6为示出了同一实施例中的另一可变电阻器实例的示意性截面视 图；

图7为示出了同一实施例中的非欧姆部件实例的示意性截面图；

图8为根据发明的另一实施例的存储器基元阵列的一部分的透视图；

图9为沿图7的线II-II’获得并从箭头方向观察的一个存储器基元的截 面视图；

图10为根据同一实施例的非易失性存储器中的存储器基元阵列及其 外围电路的电路图；

图11为示出在二元数据(binary data)情况下存储器基元中的电阻分 布和数据之间的关系的视图；

图12为示出了同一实施例的写、擦除以及读操作的字线和位线电压的 波形图；

图13为示出了同一实施例的刷新操作的字线和位线电压的波形图；

图14为示出了本发明的第二实施例的刷新操作的字线和位线电压的 波形图；