[发明专利]非易失性半导体存储器件

权利要求书

1.一种非易失性半导体存储器件，包括：

以矩阵形式设置的电可擦除可编程非易失性存储器基元的存储器基元 阵列，每一个存储器基元使用可变电阻器；

脉冲产生器，其操作性地基于三值或更高的写入数据而产生用于使所 述可变电阻器的电阻按三个或更多的阶段变化的多个类型的写入脉冲；以 及

选择电路，其操作性地基于写入地址而从所述存储器基元阵列选择写 入目标存储器基元并将从所述脉冲产生器产生的所述写入脉冲供给到所述 选择的存储器基元，

其中所述脉冲产生器根据所述写入数据而产生不同数目的所述写入脉 冲，并产生在脉冲高度和脉冲宽度中的至少一方面彼此不同的多个类型的 所述写入脉冲，根据所述写入数据，每个所述写入脉冲具有不同的初始值， 并且以不同的阶宽度阶升或阶降。

2.根据权利要求1的非易失性半导体存储器件，其中所述存储器基元 包括被串联连接到所述可变电阻器的非欧姆部件。

3.根据权利要求2的非易失性半导体存储器件，其中所述非欧姆部件 包括二极管。

4.根据权利要求1的非易失性半导体存储器件，其中所述脉冲产生器 产生用于擦除存储器基元中的数据的擦除脉冲，

其中所述写入脉冲具有与所述擦除脉冲的极性不同的极性。

5.根据权利要求1的非易失性半导体存储器件，其中所述脉冲产生器 产生用于擦除存储器基元中的数据的擦除脉冲，

其中所述写入脉冲和所述擦除脉冲具有相同的极性。

6.根据权利要求1的非易失性半导体存储器件，还包括：

多个虚电阻器，其每一个作为所述可变电阻器的读取电阻水平的标准； 以及

感测放大器电路，其操作性地比较所述虚电阻器中的特定的一个的电 阻与所述选择的存储器基元中的所述可变电阻器的电阻并提供比较结果，

其中数据读取包括依次选择所述虚电阻器以使作为所述标准的电阻变 化，由此检测所述选择的存储器基元的电阻水平。

7.根据权利要求6的非易失性半导体存储器件，其中所述数据读取包 括在数据写入时校验。

8.一种非易失性半导体存储器件，包括：

存储器基元阵列，其形成在多个层叠的层中，每一个层包括多条字线、 与所述字线交叉的多条位线、以及设置在所述字线与所述位线的交叉点处 的存储器基元，所述存储器基元包括以矩阵形式设置的电可擦除可编程非 易失性存储器基元，每一个存储器基元使用可变电阻器；

脉冲产生器，其操作性地基于三值或更高的写入数据而产生用于使所 述可变电阻器的电阻按三个或更多的阶段变化的多个类型的写入脉冲；以 及

选择电路，其操作性地基于写入地址而从所述存储器基元阵列选择写 入目标存储器基元并将从所述脉冲产生器产生的所述写入脉冲供给到所述 选择的存储器基元，

其中所述脉冲产生器根据所述写入数据而产生不同数目的所述写入脉 冲，并产生在脉冲高度和脉冲宽度中的至少一方面彼此不同的多个类型的 所述写入脉冲，根据所述写入数据，每个所述写入脉冲具有不同的初始值， 并且以不同的阶宽度阶升或阶降。

9.根据权利要求8的非易失性半导体存储器件，其中所述字线或所述 位线被所述存储器基元阵列中的两个相邻的层共享。

10.根据权利要求8的非易失性半导体存储器件，其中所述存储器基 元包括被串联连接到所述可变电阻器的非欧姆部件。

11.根据权利要求10的非易失性半导体存储器件，其中所述非欧姆部 件包括二极管。