[发明专利]非易失性半导体存储器件

说明书

技术领域

本发明涉及使用可变电阻器的非易失性半导体存储器件，更具体而言， 涉及能够以高速度写入多值数据的非易失性半导体存储器件。

背景技术

电可擦除可编程非易失性存储器包括本领域公知的闪速存储器，其包 括具有浮置栅极结构的NAND连接的或NOR连接的存储器基元(memory cell)的存储器基元阵列。铁电存储器也称为非易失性快速随机存取存储器。

另一方面，对存储器基元更微细化构图的技术包括电阻可变型存储器， 其在存储器基元中使用可变电阻器，如所提议的(专利文件1)。该类型 的电阻可变型存储器利用了以下事实：硫属化物玻璃的晶体对非晶体的电 阻比率为100∶1或更高，因此存储不同的电阻状态作为信息。电阻可变型 存储器包括代替晶体管来配置存储器基元的肖特基二极管与可变电阻器的 串联电路。因此，作为一个优点，其可以容易地以层的形式层叠并被三维 地构建以实现更高的集成度(专利文件2)。然而，每一个存储器基元仅 仅允许两个状态：高电阻状态和低电阻状态。

[专利文件1]JP 2002-541613T

[专利文件2]JP 2005-522045T

发明内容

技术问题

本发明的一个目的为提供一种能够在使用可变电阻器的非易失性半导 体器件中高速写入多值数据的非易失性半导体存储器件。

技术方案

在一个方面，本发明提供了一种非易失性半导体存储器件，包括：以 矩阵形式设置的电可擦除可编程非易失性存储器基元的存储器基元阵列， 每一个存储器基元使用可变电阻器；脉冲产生器，其操作性地(operative to)基于三值或更高的写入数据(ternary or higher write data)而产生用 于使所述可变电阻器的电阻按三个或更多的阶段变化的多个类型的写入脉 冲；以及选择电路，其操作性地基于写入地址而从所述存储器基元阵列选 择写入目标存储器基元并将从所述脉冲产生器产生的所述写入脉冲供给到 选定的存储器基元。

在另一方面，本发明提供了一种非易失性半导体存储器件，包括：存 储器基元阵列，其形成在多个层叠的层中，每一个层包括多条字线、与所 述字线交叉的多条位线、以及设置在所述字线与所述位线的交叉点处的存 储器基元，所述存储器基元包括以矩阵形式设置的电可擦除可编程非易失 性存储器基元，每一个存储器基元使用可变电阻器；脉冲产生器，其操作 性地基于三值或更高的写入数据而产生用于使所述可变电阻器的电阻按三 个或更多的阶段变化的多个类型的写入脉冲；以及选择电路，其操作性地 基于写入地址而从所述存储器基元阵列选择写入目标存储器基元并将从所 述脉冲产生器产生的所述写入脉冲供给到所述选定的存储器基元。

在又一方面，本发明提供了一种非易失性半导体存储器件，包括：以 矩阵形式设置的电可擦除可编程非易失性存储器基元的存储器基元阵列， 每一个存储器基元使用可变电阻器；解码器电路，其操作性地基于将被写 入所述存储器基元阵列中的输入数据而产生将被写入所述存储器基元中的 特定的一个中的三值或更高的写入数据；以及脉冲产生器，其操作性地基 于所述写入数据而产生用于使所述可变电阻器的电阻按三个或更多的阶段 变化的多个类型的写入脉冲。

发明效果

根据本发明，可以在使用可变电阻器的非易失性半导体器件中高速写 入多值数据。

附图说明

图1为根据本发明的一个实施例的非易失性存储器的框图；

图2为根据同一实施例的非易失性存储器的存储器基元阵列的一部分 的透视图；

图3为沿图2的线I-I’截取并从箭头方向观察的截面视图；

图4为示出了同一实施例中的可变电阻器实例的示意性截面视图；

图5为示出了同一实施例中的另一可变电阻器实例的示意性截面视 图；

图6为示出了同一实施例中的非欧姆部件实例的示意性截面图；

图7为根据发明的另一实施例的存储器基元阵列的一部分的透视图；

图8为沿图7的线II-II’截取并从箭头方向观察的截面视图；

图9为根据同一实施例的存储器基元阵列及其外围电路的电路图；

图10为在二值数据(binary data)情况下的存储器基元中的电阻分布 和数据；