[发明专利]用于使用高K金属栅堆叠使能多Vt装置的方法

权利要求书

1.一种半导体装置，包含：

基板，具有至少第一与第二nFET区域，以及至少第一与第二pFET区域；

在所述基板上位于第一nFET区域上方的至少一个逻辑nFET；

在所述基板上位于第一pFET区域上方的至少一个逻辑pFET；

在所述基板上位于第二nFET区域上方的至少一个SRAMnFET；以及

在所述基板上位于第二pFET区域上方的至少一个SRAMpFET，

其中所述逻辑nFET、逻辑pFET、SRAM nFET、以及SRAMpFET中的每一个包含栅堆叠，所述栅堆叠具有位于高K层上方的金属层，

其中该逻辑nFET栅堆叠还包含覆盖层，所述覆盖层将金属层与高K层分开，并且其中所述覆盖层还被配置为相对于所述逻辑pFET、SRAM nFET、以及SRAM pFET中的一个或更多个的阈值电压，偏移所述逻辑nFET的阈值电压。

2.如权利要求1所述的装置，其中第一与第二nFET区域以及第一与第二pFET区域包含硅。

3.如权利要求1或2所述的装置，其中第一与第二pFET区域包含结晶硅锗。

4.如权利要求1或2所述的装置，其中第一与第二pFET区域包含结晶硅锗，并且其中第二pFET区域中的结晶硅锗被配置为具有降低的锗比率。

5.如权利要求1所述的装置，其中第一pFET区域包含结晶硅锗。

6.如前述任意一项权利要求所述的装置，其中所述基板包含绝缘体上硅基板和块硅基板中的一个或多个。

7.如前述任意一项权利要求所述的装置，其中SRAM pFET栅堆叠还包含覆盖层，所述覆盖层将金属层与高K层分开，所述覆盖层被配置为相对于逻辑nFET、逻辑pFET、以及SRAM nFET中的一个或更多个的阈值电压，偏移SRAM pFET的阈值电压。

8.如前述任意一项权利要求所述的装置，其中金属层包含以下中的一个或更多个：氮化钛、氮化钽、氮化铝钽、氮化铝钛、以及碳化钽。

9.如前述任意一项权利要求所述的装置，其中覆盖层包含以下中的一个或更多个：氧化镧、氧化镁、IIA族及IIIB族元素的氧化物、以及IIA族及IIIB族元素的氮化物。

10.如前述任意一项权利要求所述的装置，其中高K层包含以下中的一个或更多个：氧化铪、氧化锆、硅酸铪、氮化硅酸铪、氧化钽、氧化钛、氧化铝、以及包含前述高K材料中的至少一个的混合物。

11.如前述任意一项权利要求所述的装置，其中逻辑nFET、逻辑pFET、SRAM nFET、以及SRAM pFET栅堆叠各自还包含位于金属层上方的硅层。

12.如权利要求11所述的装置，其中硅层包含多晶硅及非晶硅中的一个或多个。

13.如前述任意一项权利要求所述的装置，其中逻辑nFET、逻辑pFET、SRAM nFET、以及SRAM pFET栅堆叠各自还包含将高K层与基板分开的面际层电介质。

14.如前述任意一项权利要求所述的装置，其中基板还包含存在于其中的位于第一nFET区域、第二nFET区域、第一pFET区域以及第二pFET区域中的至少两个之间的一个或多个浅沟槽隔离区域。

15.如前述任意一项权利要求所述的装置，其中逻辑pFET及SRAM pFET栅堆叠被氧化，以相对于逻辑nFET及SRAM nFET中的一个或更多个的阈值电压，偏移逻辑pFET及SRAM pFET的阈值电压。

16.如前述任意一项权利要求所述的装置，还包含位于逻辑nFET及SRAM nFET中的一个或多个上方的拉伸氮化硅层，以及位于逻辑pFET及SRAM pFET中的一个或多个上方的压缩氮化硅层。