[发明专利]减少编程期间的干扰冲击

权利要求书

1.一种对非易失性存储装置编程的方法，包括：

在第一时间，对非易失性存储元件的第一群组进行编程；

在不同于第一时间的第二时间，对非易失性存储元件的第二群组进行编程；以及

一起验证所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组。

2.如权利要求1所述的方法，其中：

所述非易失性存储元件的第一群组连接到第一控制线；以及

所述非易失性存储元件的第二群组连接到所述第一控制线。

3.如权利要求1所述的方法，其中：

所述非易失性存储元件的第一群组连接到字线；

所述非易失性存储元件的第二群组连接到所述字线；以及

所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组中的每个非易失性存储元件以交织方式连接到不同的位线。

4.如权利要求1所述的方法，其中：

所述对非易失性存储元件的第一群组进行编程包括：将第一编程脉冲施加到所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组，禁止所述非易失性存储元件的第二群组响应于所述第一编程脉冲编程，并允许所述非易失性存储元件的第一群组响应于所述第一编程脉冲编程；以及

所述对非易失性存储元件的第二群组进行编程包括：将第二编程脉冲施加到所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组，禁止所述非易失性存储元件的第一群组响应于所述第二编程脉冲编程，并允许所述非易失性存储元件的第二群组响应于所述第二编程脉冲编程。

5.如权利要求4所述的方法，其中：

所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组中的每个非易失性存储元件连接到不同控制线；

所述控制线包括偶数控制线和奇数控制线；以及

所述非易失性存储元件的第一群组连接到所述偶数控制线；以及

所述非易失性存储元件的第二群组连接到所述奇数控制线。

6.如权利要求5所述的方法，其中：

所述非易失性存储元件的第一群组以与所述非易失性存储元件的第二群组交织方式布置。

7.如权利要求1所述的方法，其中所述一起验证所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组包括：

将一个或多个验证信号施加到与所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组连接的字线，以及同时感测所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组。

8.如权利要求1所述的方法，其中：

所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组不具有任何公共的非易失性存储元件。

9.如权利要求1所述的方法，其中：

所述验证在所述第二时间之后的第三时间进行；

所述第二时间在所述第一时间之后；以及

在所述第一时间和所述第二时间之间不进行所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组的验证。

10.如权利要求1所述的方法，其中：

所述对所述第一群组进行编程、对所述第二群组进行编程以及验证被重复多次，直到足够的非易失性存储元件被正确编程。

11.如权利要求1所述的方法，其中：

在第一触发之后并响应于第一触发，执行所述在所述第一时间对非易失性存储元件的第一群组进行编程和在所述第二时间对非易失性存储元件的第二群组进行编程；以及

所述方法还包括：在所述第一触发之前执行一个或多个编程周期，所述一个或多个编程周期中的每一个包括对所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组一起编程。

12.如权利要求11所述的方法，其中：

所述第一触发包括到达触发电压的编程脉冲幅度。

13.如权利要求12所述的方法，还包括：

在制造所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组之后，确定用于所述非易失性存储元件的第一群组和所述非易失性存储元件的第二群组的所述触发电压。