[发明专利]减少编程期间的干扰冲击

说明书

技术领域

本发明涉及非易失性存储器的技术。

背景技术

半导体存储器对于各种电子装置中的使用而言已经变得日益普遍。例如，非易失性半导体存储器被用在蜂窝电话、数码相机、个人数字助手、移动计算装置、非移动计算装置和其他装置中。电可擦除可编程只读存储器(EEPROM)和闪存是几种最受欢迎的非易失性半导体存储器。

EEPROM和闪存都使用位于半导体衬底中的沟道区之上并与之绝缘的浮置栅极(floating gate)。浮置栅极位于源极和漏极区之间。控制栅极被提供于浮置栅极之上并与之绝缘。晶体管的阈值电压通过被保留在浮置栅极中的电荷量来控制。即，由浮置栅极上的电荷的电平控制在导通晶体管以允许在其源极和漏极之间导电之前必须施加到控制栅极的电压的最小量。由此，可通过改变浮置栅极上的电荷电平，编程和/或擦除存储器单元(其可包括一个或多个晶体管)。

每个存储器单元可存储数据(模拟或数字)。当存储一比特的数字数据(被称为二进制存储器单元)时，存储器单元的可能的阈值电压被分为两个范围，它们被分配了逻辑数据“1”和“0”。在NAND型闪存的一个例子中，阈值电压在存储器单元被擦除后为负，并被定义为逻辑“1”。在编程后，阈值电压为正，并被定义为逻辑“0”。当阈值电压为负且通过将0伏施加到控制栅极来尝试读时，存储器单元将导通以指示存储了逻辑1。当阈值电压为正且通过将0伏施加到控制栅极来尝试读操作时，存储器单元将不导通，这指示存储了逻辑0。

存储器单元还可存储多级信息(被称为多态存储器单元)。在存储多级数据的情况下，可能的阈值电压的范围被分为数据的级数。例如，如果存储四级信息，则将有四个阈值电压范围被分配给数据值“11”、“10”、“01”和“00”。在NAND型存储器的一个例子中，擦除操作后的阈值电压为负并被定义为“11”。正的阈值电压用于状态“10”、“01”和“00”。如果在每个存储器单元(例如，对于三比特数据)中存储八级信息(或状态)，则将有八个阈值电压范围被分配给数据值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”。被编程到存储器单元中的数据和存储器电压的阈值电压电平直接的特定关系取决于对存储器单元采用的数据编码方案。例如，美国专利号6,222,762和美国专利申请公开号2004/0255090描述了多态闪存单元的各种数据编码方案，两者都通过引用全文合并于此。在一个实施例中，使用Gray码分配法将数据值分配给阈值电压范围，从而，如果浮置栅极的阈值电压错误移位到其相邻物理状态，则将影响到仅仅一个比特。在某些实施例中，数据编码方案可对于不同的字线改变，数据编码方案可随时间改变，或者可倒转随机字线的数据比特，以减小存储器单元上的数据模式敏感度和均匀磨损。可使用不同的编码方案。

当编程EEPROM或诸如NAND闪存器件的闪存器件时，典型地，编程电压被施加到控制栅极，并且位线接地。电子从沟道注入浮置栅极中。当电子在浮置栅极中积累时，浮置栅极负充电，并且存储器元件的阈值电压升高，从而存储器元件处于已编程状态。关于编程的更多信息可在题为“SourceSide Self Boosting Technique For Non-Volatile Memory”的美国专利6,859,397以及2005年2月3日公开的题为“Detecting Over Programmed Memory”的美国专利申请公开2005/0024939中找到，两者都通过引用全文合并于此。在许多装置中，在编程操作期间施加到控制栅极的编程电压被施加为一系列脉冲，其中对于每个连续脉冲，脉冲的幅度增加预定步长(step size)。

许多非易失性存储系统包括被布置为行和列的存储器单元的阵列。控制线(例如，字线、位线或其他类型的控制线)连接到各个行和列。在一个例子中，字线用于访问存储器单元的行，而位线用于方位存储器单元的列。在该布局下，编程电压的一系列脉冲被施加到与一组所选存储器单元连接的所选字线。接收脉冲的每个所选存储器单元潜在地具有响应于其升高的阈值电压。当存储器单元到达它们的目标阈值电压时，它们被锁定不能进一步编程。已经观察到，当存储器单元被锁定时，它们干扰它们相邻的存储器单元的预期编程速率。该影响可相邻的存储器单元冲过它们想要的目标阈值电压，因而，被过编程(over-programmed)。在一些情况下，过编程的存储器单元将在被读取时引起错误。

发明内容

这里描述了减少编程期间相邻存储器单元之间的干扰的冲击的技术。