[发明专利]对抖动不敏感的∑-△调制器

说明书

技术领域

本发明涉及一种连续时间∑-Δ调制器。

背景技术

∑-Δ调制器是配置为用于接收模拟输入信号并输出数字信号的模拟-数字转换器，数字信号中的“1”和“0”的相对密度与模拟输入信号的电压电平成比例。

图1中示出了简单的∑-Δ调制器。该∑-Δ调制器接收输入至加法单元102中的模拟输入信号101。该加法单元对模拟输入信号与由反馈通路(feedback path)中的数字-模拟转换器(DAC)106输出的反馈信号进行求和。然后，已求和的信号被积分器103进行积分，并被传递至量化器104，该量化器将积分信号与一个或多个阈值电压相比较，并根据该比较输出数字输出信号105。数字-模拟转换器接收数字输出信号并将其转换为用于与模拟输入信号进行求和的模拟信号。

反馈信号的用途在于，通过利用表示模拟输入信号的数字输出信号的1和0，使积分器的平均输出保持接近比较器的参考电平。

∑-Δ调制器的输入范围由模拟反馈信号的上限电压和下限电压设定。数字输出信号中的“1”和“0”的相对比例表示模拟输入信号相对于调制器的输入范围的电压电平。例如，如果调制器的输入范围是0至5V并且输入信号的电压电平为2.5V，则数字输出信号应该包含50％的“1”和50％的“0”。如果输入信号超出了调制器的输入范围，则数字输出信号就不能正确地表示输入信号的电压电平。

量化器优选地配置为对积分后的信号进行高频率采样。高采样频率提供了噪声性能益处。过采样使量化噪声在较宽的频率范围内传播，但过采样不改变信噪比。因此，过采样具有降低所关心的频率范围内的噪声幅度的作用。低通滤波器可以适当地跟随在∑-Δ调制器之后，以去除高频噪声。

仅仅过采样并不能解释∑-Δ调制器所提供的高分辨率。为了达到高分辨率调制所需的采样频率通常太高以致不能可行地实现。然而，积分器提供了进一步的噪声性能益处，其将噪声从低频“整形(shape)”为高频。这进一步降低了所关心的频率范围内的噪声幅度。此外，可以通过对数字输出信号进行滤波去除“整形”为高频的噪声。

图1中所示的∑-Δ调制器是简单的一阶∑-Δ调制器。通过具有多位量化器而非一位(single bit)量化器，并且通过具有一个以上的积分器，可以引入进一步的复杂性。

∑-Δ调制器通常实现为离散时间系统，其中，电压电平在每个时钟周期通过调制器被传送(propagate)。然而，也存在连续时间实施方式，其相对于离散时间实施方式通常提供节能的优点和更高的输出带宽。

图2中示出了连续时间∑-Δ调制器的实例。模拟输入信号201在传递至积分器207之前与在该实例中由电流源206提供的反馈信号相结合。在该实例中，积分器包括运算放大器202和电容器203。积分的信号被量化器204接收，以形成数字输出信号205。数字输出信号经由反馈回路被反馈，并输入到电流源中，从而产生用于与模拟输入信号相结合的合适反馈信号。

图2中的电流源在每个时钟转换处有效地将电流脉冲注入到求和点(summing junction)中。目的是保持进入求和点中的零平均电流。然而，在时钟脉冲期间注入到求和点中的总电荷取决于脉冲的长度。理论上，每个时钟转换之间的时间应该为相同的持续时间。然而，实际上，时钟抖动指的是时钟变换之间的时间可能随着时间轻微地变化。这引起了直接调制反馈信号且直接加至模拟输入信号中的噪声。该额外噪声可以使∑-Δ调制器的性能显著劣化。

∑-Δ调制器中的进一步的噪声源是量化器亚稳定性。当量化器的输入信号接近阈值电平时，量化器花费比平时更多的时间在一个输出电平进行稳定。这导致了没有被良好限定的反馈电流，该反馈电流相当于将大误差注入到求和点中。这种现象导致了“噪声填充(noise filling)”，其中，高频量化噪声“叠加(folded)”到所关心的频带中。该问题限制了调制器的性能，并且随着调制器的阶数而增大。

另外的性能限制由积分器的非线性和非理想的传递函数产生。积分器的非线性使量化噪声“叠加”到所关心的频带中。积分器在高频的非理想传递函数改变调制器的噪声整形函数。这还将额外的延迟引入到回路中。对于高频和高带宽连续时间的实施方式，这可能是影响调制器稳定性的主要问题之一。