[发明专利]半导体装置和显示装置

说明书

技术领域

本发明涉及例如将使用于有源矩阵驱动的显示装置中的薄膜晶体管(Thin Film Transistor：TFT)在玻璃基板上形成的半导体装置。

背景技术

以往，使用在玻璃基板上形成非晶硅或多晶硅的薄膜晶体管(ThinFilm Transistor)并进行液晶显示面板等的驱动的所谓的有源矩阵驱动的液晶显示装置。

特别地，使用通过使用移动度高且高速动作的多晶硅来将周边驱动器集成化的硅设备(半导体装置)。但是，在多晶硅中，由于结晶性的不完整性引起的间隙内的定域能级(localized level)、晶界附近的缺陷、间隙内定域能级，产生移动度下降、S系数(亚阙值系数)增大，因此未必能说使用多晶硅的薄膜晶体管在其性能方面充分。特别地，为了将要求更高性能的图像处理器和定时控制器、CPU、存储器、电源电路等系统集成化，更高性能的半导体装置是不可缺少的，但以上述多结晶硅的薄膜晶体管不能满足该要求。

于是，作为形成更加高性能的半导体装置的技术，提案有如下技术：将由单晶硅薄膜构成的薄膜晶体管等设备预先形成在半导体基板上，再将其贴附在玻璃基板等绝缘基板上。

作为上述技术的一个例子，例如在专利文献1中，公开有如下技术：将预先形成的单晶硅薄膜晶体管使用粘接剂转印在玻璃基板上。

但是，在上述专利文献1的半导体装置及其制造方法中，使用粘接剂，因此产生在贴附操作中耗费工时、生产性差等问题。此外，接合部分为粘接剂，因此对于完成后的半导体装置，也具有耐热性差、对动作性能赋予不好影响的问题。

于是，作为能够解决这些问题的方法，例如存在专利文献2中公开的技术。在专利文献2的半导体装置中，在接合于玻璃基板等绝缘基板的单晶硅基板的表面，形成有形成MOS型的单晶硅薄膜晶体管的一部分的氧化膜、栅极图案、杂质离子注入部，并且，在该单晶硅基板的规定的深度设置有规定浓度的氢离子注入部(剥离层)。

根据该结构，对于绝缘基板，在形成有氧化膜的一侧接合单晶硅基板后，通过施加热处理，基板间的接合通过原子彼此的结合强固，并且在剥离层中通过热处理能够剥离。由此，能够容易地得到MOS型单晶硅薄膜晶体管。

专利文献1：日本国公报专利公报“特表平7-503557号公报(公表日：1995年4月13日)”

专利文献2：日本国公开专利公报“特开2004-165600号公报(公开日：2004年6月10日)”

发明内容

但是，在上述现有技术中，存在晶体管的特性变差这样的问题。具体而言，上述薄膜晶体管为向栅极、源极、漏极3个端子施加电压从而动作的结构，因此沟道区域的电位为浮游状态(浮动状态)。因此，在容易受到周围的电场的影响，特别是在栅极长度短的晶体管中，当漏极电压变大时，产生栅极附近的电位由于源极电场而下降的现象(DIBL：Drain Induced Barrier Lowering(漏致势垒降低效应))。由此，晶体管的阙值变化的短沟道现象变得显著。像这样，产生如下问题：在上述薄膜晶体管中，没有固定沟道区域的电位，因此由于漏极电压的变化，沟道区域的电位变动，与此相伴，晶体管的阙值也变动。

此外，在上述现有的技术中，在氢离子注入部(剥离层)中被剥离由此形成的剥离面(界面)，成为凹凸状而平坦性差。也会因此产生晶体管特性变动的问题。可知：成为晶体管特性的指标的阙值电压，并不限定于上述的基板电位的变动所引起的影响，也会因薄膜硅层的厚度而变化。因此，在如现有技术那样将单晶硅基板的一部分分离从而形成薄膜晶体管时，界面变为凹凸状时，硅薄膜的膜厚不均匀，导致晶体管的阙值电压变动。为了抑制这样的硅薄膜晶体管的膜厚的偏差，例如考虑通过研磨等将上述界面平坦化，但存在难以对应大型基板等的技术上的问题，高精度地抑制上述界面的平坦度是非常困难的。

如上所述，在上述现有的技术中，存在晶体管的阙值电压变动等晶体管的特性变差这样的问题。

本发明是鉴于上述问题而完成的，其目的在于，提供一种通过抑制薄膜晶体管的特性变动能够实现高性能化的半导体装置和包括该半导体装置的显示装置。

为了解决上述问题，本发明的半导体装置是通过在剥离层剥离一部分而形成的包含场效应型晶体管的第一基板与第二基板相互贴合而构成的半导体装置，该半导体装置的特征在于，与上述第一基板的上述场效应型晶体管的沟道区域为同一导电型、并且比该沟道区域高浓度的高浓度杂质区域，与该沟道区域电连接而形成，以使得该沟道区域的电位被固定。