[发明专利]制造电子器件的工艺

说明书

技术领域

本发明涉及基于III族/N材料的电子器件，如整流器或场效应晶体管，例如，高电子迁移率晶体管(HEMT)或金属绝缘半导体(MIS)。III族/N材料是包含氮和至少一种III族元素的材料。

背景技术

在制造电子器件的工艺中频繁使用刻蚀工艺。

图1C是已知类型的电子器件的示意图。该电子器件从其基部到其表面通常包括：衬底层1、缓冲层2、沟道层3、阻挡层4、表层(superficiallayer)7、欧姆接触电极5、肖特基(Schottky)接触电极8以及钝化层9。在HEMT晶体管或整流器的情况下，以直接与表层7相接触的方式形成肖特基接触电极8，而在MIS晶体管的情况下则在钝化层9上淀积肖特基接触电极8。

衬底层1的基本功能是保证器件的刚性。

衬底层1被覆盖有缓冲层2和适于包含电子气的层。这两层可以是不同的，在该情况下，通常把适于包含电子气的层称为“沟道层”3。然而，也可以将这两层合并起来，由于在与阻挡层4的界面处形成的异质结，缓冲层2能够使电子气流动。在该情况下，通过与阻挡层一起形成的异质结在缓冲层的上部限定了沟道层，该沟道层不属于与缓冲层不同的层。

缓冲层2呈现出良好的结晶质量和对于将要覆盖缓冲层的其它层的外延生长来说合适的属性。因此，保证了衬底层1和形成在缓冲层上的层之间的结晶过渡。缓冲层2由III族/N元素的二元、三元或四元合金(例如GaN)构成。

如果缓冲层还适于包含电子气，则缓冲层必须由带隙比阻挡层的带隙小的材料制成，以允许在缓冲层中形成电子气并使电子气流动。

如果存在与缓冲层2不同的沟道层3，则该沟道层由基于镓的III族/N材料制成，并且可以是带隙比阻挡层的带隙小的诸如GaN、BGaN、InGaN、AlGaN的二元、三元或四元合金，或其它合金。

阻挡层4的作用是向结构提供自由电子，因此阻挡层被称为施体层。阻挡层4包括由III族/N元素的二元、三元或四元合金构成的材料。

对阻挡层和适于包含电子气的层的材料的选择是自由的，只要适于包含电子气的层的材料的带隙小于阻挡层的带隙即可。

欧姆接触电极5使得可以注入或收集载流子。在晶体管的情况下，存在两个欧姆接触电极：源极是将载流子注入结构中的电极，而漏极是收集载流子的电极。在整流器的情况下，只存在一个欧姆接触电极。欧姆接触电极5通常由在阻挡层4的上表面上或在阻挡层4的厚度内淀积的金属层的叠置构成，以保证良好的欧姆接触。

阻挡层4除了欧姆接触电极的位置以外，通常可以被表层7所覆盖。表层7避免结构劣化，并用于保证与淀积在表层7上的肖特基接触电极8的良好肖特基接触。

最后，施加例如由ZnO、Si₃N₄或MgO构成的钝化层9以封装该器件。钝化总体上保护了半导体的表面。

在制造这样的器件的工艺中，从图1A所示的初始结构开始频繁地使用了各种刻蚀步骤。该初始结构包括衬底层1，在衬底层1上已经依次生长了缓冲层2、沟道层3、阻挡层4和表层7。

参照图1B，已经知道，为了隔离在同一晶片内制造的器件，可以执行隔离刻蚀以在两个器件之间形成隔离槽10。这种刻蚀的深度贯穿了阻挡层和沟道层，到达起隔离作用的缓冲层。

为了在欧姆接触电极下方形成槽11以与阻挡层4直接接触地或在阻挡层4的厚度内淀积欧姆接触电极5，通常还刻蚀表层7一直到阻挡层4。

还已知可以在肖特基接触电极8下方刻蚀出槽12。这样的槽(被称为“栅极凹槽(gate recess)”)通过局部减小表层7的厚度，而在表层7中产生了有利于保持高电子气密度的几何效应。肖特基接触电极8与沟道层3在凹槽12处越接近，则肖特基接触电极对电子的控制就越好。

肖特基接触电极8下方的栅极凹槽12不仅可以形成在表层7中，而且还可以形成在阻挡层4的一部分中。栅极凹槽12的深度越大，则由于与沟道层3更加接近，因此更进一步改进了电子控制。但是，由于阻挡层4构成了沟道层3的自由电子库，因此阻挡层4必须具有足够的厚度来保持良好的电子气密度。因此，必须在通过使肖特基接触电极8与沟道层3更加靠近来提供性能改进的方面与由于对阻挡层4进行刻蚀而引起的电子气密度降低的另一方面之间达成妥协。在实践中，认为阻挡层4的厚度必须大于2nm。