[发明专利]电路基板的接触结构以及包括该接触结构的电路

说明书

技术领域

本发明涉及电路的基板。

本发明还涉及电路。

背景技术

电路或集成电路的许多半导体器件被容纳或浇铸在塑料或树脂中，以保护半导体器件不受潮湿和灰尘等环境影响。半导体晶体的上表面，例如硅或诸如锗、砷化镓或氮化镓之类的其他半导体材料支撑多个构造薄层，具体地，支撑一个或多个导电层或导体，包括铝、硅铝合金、硅铝铜合金或金，以及一个或多个电绝缘层或钝化层。通常将这些半导体器件制造在晶片上，随后例如通过锯切晶片来将这些半导体器件单个化。电绝缘层可以包括氧化硅、氮化硅以及氮氧化硅。此外，导电层包括所谓的接触焊盘，接触焊盘可以连接至半导体器件的外部端子或接合焊盘。在安装包括半导体器件在内的半导体封装的过程中，也将所谓的晶体或芯片的半导体器件安装在载体或在载体焊盘上，封装的接合焊盘以及端子(例如，封装的引线框)通过接合(例如通过接合线)而电连接。此后，将封装或芯片浇铸到树脂或塑料材料中，所述树脂或塑料材料形成了保护芯片不受潮湿灰尘等影响的外壳。浇铸材料还粘到上述薄的导电层或绝缘层。

半导体器件(例如，双极晶体管的基和发射区或区域)的可能连接可以基于导体路径的网状结构，所述网状结构被形成为，使得连接至半导体器件的接触区或过孔通过导体路径而相接触。这些导体路径由金属材料制成，在接触区、接触焊盘或过孔上形成这些导体路径，通过介电区来引导这些导体路径，其中所述介电区被形成为围绕接触区的绝缘层。可以使用通过过孔而形成的线或导体路径将接触区连接至相应的半导体器件。

然而，已知封装中金属导体路径可以与围绕接触区而形成的绝缘层分离或分层。这种分离可能导致封装的故障，因此是本发明要解决的问题。为了降低分层的概率，执行多种已知的沉积和构造过程的变型。例如，尝试通过提高绝缘区的蚀刻温度或通过对所构造的绝缘区进行掺杂来降低分层概率。

发明内容

本发明的目的是提供一种基板，所述基板具有针对基板有源区域的半导体路径的备选布置，其中，半导体路径的布置可以引起降低的分层概率，或可以确保使用基板的半导体器件或电路的性能提高。

为了实现上述目的，提供了根据独立权利要求所述的一种电路的基板以及一种电路(例如，半导体电路或器件)。

根据本发明的示例实施例，提供了一种电路的基板，其中，所述基板包括多个接触区、多个介电区、以及导体路径，其中，所述多个接触区中的每一个由相应的一个介电区所围绕，至少两个接触区通过导体路径彼此连接。此外，导体路径在介电区处形成，使得所述导体路径完全覆盖介电区。具体地，导体路径可以由金属组件形成，并且可以形成将多个接触区彼此连接的路径。

根据本发明的示例实施例，提供了一种电路，所述电路包括多个半导体器件以及根据本发明示例实施例所述的基板，其中，半导体器件电连接至接触区。具体地，至少一些半导体器件由晶体管形成，具体地由双极晶体管形成。此外，介电区可以由基极-发射极氧化物形成。

在本申请中，术语“接触区”具体表示基板上可以适于电接触基板上形成的例如晶体管之类的元件的任何种类的区或区域。这些接触区可以由充满有导电材料的过孔形成，或可以由所谓的接触焊盘形成。

在本申请中，“完全覆盖”可以具体表示以下事实：可以在下面的层上布置层(例如，导体路径)，使得导体路径在下面层上形成覆盖或保护层。例如，在下层具有第一直径的圆形形式的情况下，完全覆盖下层的导体路径可以具有至少与第一直径相同或大于第一直径的宽度或直径。因此，在形成下层的过程中，紧邻其后的步骤中，在一些中间步骤之后，在下层上形成导体路径，使得下层不再有任何部分外露于环境。应注意，“下”并不表示在严格意义上的含义，具体地并不相对于任何特定的参考系统。

通过提供完全覆盖接触区和周围绝缘区(例如，用于钝化接触区的氧化物层)的导体路径，可以避免导体路径与绝缘区的所谓交叉。即，可以避免这两层的相交，否则该相交可能促使分层过程或促使相交区或区域处导体路径的蚀刻不足。这种蚀刻不足可能会促使形成所谓的颈部，即，导体路径的变薄的部分。这些颈部可能导致已知半导体器件中结构的弱化，通过使用根据示例实施例的基板可以避免这一情况，根据示例实施例的基板具有完全覆盖下面绝缘区(例如，用于构造基板或基板钝化层的氧化物)的导体路径。因此，使用根据示例实施例的基板可以提供具有改善的寿命、性能和质量的电路或集成电路。