[发明专利]双晶体管浮体动态存储单元

权利要求书

1.一种存储器，包括：

第一晶体管结构，包括第一体、第一栅极、第一源极和第一漏极；以及

第二晶体管结构，包括第二体、第二栅极、第二源极以及第二漏极，

其中，所述第一栅极被耦合到字线，所述第一体被耦合到所述第二栅极，所述第一漏极被耦合到第一位线，并且所述第二漏极被耦合到第二位线。

2.根据权利要求1所述的存储器，其中，所述第一源极被耦合到所述第二源极；并且其中，所述第一源极和所述第二源极被耦合到地线。

3.根据权利要求2所述的存储器，其中，所述第一晶体管和所述第二晶体管被形成在绝缘体上硅(SOI)衬底上；其中，数据用所述第一体来存储；以及其中，所存储的数据经由所述第二晶体管读取。

4.根据权利要求3所述的存储器，其中，′0′的写操作对应于对所述第一体充电，′1′的写操作对应于对所述第一体放电。

5.根据权利要求4所述的存储器，其中，施加到所述字线的第一电势和施加到所述第一位线的第二电势影响碰撞电离电流以控制对所述第一体的充电和放电。

6.根据权利要求4所述的存储器，其中，经由所述第二晶体管读取的所存储数据用所述第二位线来感测。

7.根据权利要求6所述的存储器，其中，所存储的数据经由所述第二晶体管中的诱导的漏电流变化通过电流读出放大器利用第二位线来感测。

8.根据权利要求6所述的存储器，其中，所存储的数据使用所述第二位线在所述第二漏极被感测，其中，所述第二漏极被预充电；以及

其中，所述第二晶体管由′0′状态中的被充电的第一体打开，并且由在′1′状态中的被放电的第一体关闭。

9.根据权利要求3所述的存储器，其中，没有向衬底施加偏置。

10.根据权利要求1所述的存储器，其中，所述第一源极被耦合到所述第一漏极，使得所述第一源极被耦合到所述第一位线；以及

其中，所述第二源极被耦合到地线。

11.根据权利要求10所述的存储器，其中，所述第一晶体管和所述第二晶体管形成在绝缘体上硅(SOI)衬底上；

其中，数据用所述第一体来存储；以及

其中，所存储的数据经由所述第二晶体管读取。

12.根据权利要求11所述的存储器，其中，′0′的写操作对应于对所述第一体充电，′1′的写操作对应于对所述第一体放电，其中，充电和放电使用栅致漏极泄漏(GIDL)电流。

13.根据权利要求1所述的存储器，其中，所述第一晶体管是FinFET，所述第二晶体管是FinFET。

14.根据权利要求13所述的存储器，其中，所述第一晶体管的FinFET和所述第二晶体管的FinFET分别只具有一个鳍片。

15.根据权利要求13所述的存储器，其中，所述第一体经过连接第一n沟道双栅(DG)FinFET和第二n沟道DG FinFET的平面p+掺杂绝缘体上硅层被耦合到所述第二栅极。

其中，所述FinFET栅极包括近中间能隙金属和p+多晶硅。

16.根据权利要求1所述的存储器，其中，所述第一源极是用与第一体相同的导电类型制造的第一源极区域。

17.根据权利要求16所述的存储器，其中，所述第一体经过所述第一源极区域被耦合到所述第二栅极。

18.根据权利要求17所述的存储器，其中，所述第一源极区域被制成p+，所述第一体和所述第二体是p型，而所述第一漏极、第二漏极和第二源极是n+。

19.根据权利要求17所述的存储器，其中，所述第一源极区域被制成n+，所述第一体和所述第二体是n型，而所述第一漏极、第二漏极和第二源极是p+。

20.根据权利要求17所述的存储器，其中，所述第一晶体管形成栅控二极管，所述第二晶体管包括MOSFET，其中，所述栅控二极管和所述MOSFET晶体管被形成在绝缘体上硅(SOI)衬底上；

其中，数据用所述第一体来存储；以及

其中，所存储的数据经由所述第二晶体管读取。