[发明专利]具有功率节省特性的非易失性半导体存储器设备

说明书

相关申请的交叉引用

本申请基于美国法典第35部第119条e款要求2007年12月21日提交的美国临时专利申请序列号61/015724的权益，其通过引用包含进来。

本申请还基于美国法典第35部第119条e款要求2008年4月29日提交的美国临时专利申请序列号61/048737的权益，其通过引用包含进来。

背景技术

非易失性存储器可用于多种目的，主要涉及可能进行修改的永久数据存储。非易失性可重写存储器的实际应用包括数字图片、计算机文件和数字化录音音乐等的存储。因此，在诸如计算机、数码照相机、MP3播放器、电话答录机、蜂窝电话等日常电子设备中通常能够找到非易失性重写存储器设备。

存在可以通过还允许重写的非易失性存储器设备来物理保存数据的多种方式。一个例子是通过使用可以在许多计算机硬盘驱动器中找到的磁盘。另一个例子是通过诸如CD-R/M的光盘。有一个例子是通过诸如电可擦除可编程只读存储器(EEPROM)的固态存储器电路，其具体例子是闪速存储器设备。闪速存储器设备使用高电压通过一次操作擦除大块的非易失性存储器单元，允许这些单元随后使用新的数据重新编程。基于它们的鲁棒性、便捷性和低成本，闪速存储器设备已经在非易失性存储器的市场中变得非常流行，并且，随着对于非易失性存储器需求的持续增长，预计闪速存储器会占据更加主导的地位。

自从最初引入闪速存储器的这些年来，一直进行技术改进以允许闪速存储器设备以不断增加的更高速度操作。这还扩展了消费应用-诸如某些视频和图像相关的应用-的范围，其中可以使用闪速存储器设备。然而，当尝试从多个设备建立大的高速存储器存储时，闪速存储器设备的更快速操作还可以引发特定的问题。更具体地，随着工作频率增加的闪速存储器设备的电功耗可以显著限制所建立的存储器存储的总的容量。

鉴于此背景技术，明确需要具有降低的功耗的非易失性半导体存储器设备。

发明内容

本发明的第一方面意图提供一种非易失性半导体存储器设备，包括(i)具有用于接收输入时钟信号的输入端口和用于接收命令的一组数据线的接口，该命令包括擦除命令且由控制器发出；(ii)具有反馈回路配置的电路部件的模块，该模块由基准时钟信号驱动；(iii)可以可控地在基准时钟信号跟随输入时钟信号的第一操作状态和基准时钟信号和输入时钟信号解耦合的第二操作状态之间转换的时钟控制电路；和(iv)命令处理单元，配置为识别控制器发出的命令，并且使得时钟控制电路响应于识别擦除命令从操作状态转换为第二操作状态。当基准时钟信号跟随输入时钟信号时，模块消耗第一数量的功率，并且其中当基准时钟信号和输入时钟信号解耦合时，模块消耗比第一数量的功率低的第二数量的功率。

本发明的第二方面意图提供一种非易失性半导体存储器设备，包括用于提供输入时钟信号的第一装置；具有反馈回路配置的电路部件并且通过基准时钟信号驱动的第二装置；用于可控地在基准时钟信号跟随输入时钟信号的第一操作状态和基准时钟信号和输入时钟信号解耦合的第二操作状态之间转换的第三装置；和用于识别控制器发出的包括擦除命令的命令并且响应于识别擦除命令改变第三装置的操作状态的第四装置。当基准时钟信号跟随输入时钟信号时，第二装置消耗第一数量的功率，并且其中当基准时钟信号和输入时钟信号解耦合时，第二装置消耗比第一数量的功率低的第二数量的功率。

本发明的第三方面意图提供通过非易失性半导体存储器设备执行的方法。该方法包括提供输入时钟信号；提供具有反馈回路配置的电路部件并且通过基准时钟信号驱动的模块；产生基准时钟信号，使得其在设备的第一操作状态跟随输入时钟信号并且在设备的第二操作状态和输入时钟信号解耦合，其中当基准时钟信号跟随输入时钟信号时，模块消耗第一数量的功率，并且其中当基准时钟信号和输入时钟信号解耦合时，模块消耗比第一数量的功率低的第二数量的功率；并且使得装置响应于识别从控制器接收的擦除命令从第一操作状态转换为第二操作状态。