[发明专利]半导体测试图案信号的乘法装置

说明书

技术领域

本发明涉及一种将半导体测试图案信号相乘的装置，尤其涉及这样一种将半导体测试图案信号相乘的装置，其首先将多个图案信号编码以使其具有不同的图案类型，并且根据异或逻辑(XOR)方案将已编码的图案信号相乘以便产生单个图案信号，由此识别相乘之前的图案信号和相乘之后的另一个图案信号之间的关系。

背景技术

正如本领域中所公知的那样，通过半导体制造工序所制造的半导体通常要经历测试工序，测试工序可根据半导体的固有特性来确定该半导体能否被正确运行。半导体的这种测试工序由半导体测试系统执行。传统的半导体测试系统在下文中参考图1到5来描述。

图1是举例说明传统半导体测试系统的透视图。图2是举例说明传统半导体测试头装置的框图。图3是举例说明用于将半导体测试图案信号相乘的传统装置的框图。图4和5示范性地举例说明了用于将半导体测试图案信号相乘的传统装置的信号波形。

参考图1，传统半导体测试系统包括测试头2、处理机3、和HIFIX板1。测试头2测试半导体。处理机3通过传递多个半导体在该多个半导体上执行测试，并且根据测试头2执行的测试的结果将半导体分类。HIFIX板1位于测试头2和处理机3之间，以便其在该半导体与测试头2之间建立电连接。换句话说，如果在具备(m x n)矩阵的插座的HIFIX板1与处理机3的测试区(test site)相匹配的条件下使安置于测试盘上的插入件(insert)中的半导体与HIFIX板1上的插座相接触，则传统半导体测试系统能够同时测试(m x n)个半导体。

同时，如图2所示，测试头2包括单个测试头基底和若干个安装在该测试头基底一侧或两侧的电路元件。这种测试头基底包括图案产生器(PG)10、插脚电子(PE)单元30、控制计算机5和接口(I/F)单元70。图案产生器(PG)10产生预定的测试图案信号以测试该半导体。插脚电子(PE)单元30包括：驱动器31，用于把图案产生器(PG)10中产生的测试图案信号记录于被测部件(DUT)50中；以及比较器33，用于把DUT 50所读出的测试图案的读出信号与基准信号相比较并输出比较结果，所述基准信号对应于相应半导体的特性。控制计算机5控制半导体测试系统。接口(I/F)单元70允许用于控制该半导体测试系统的控制计算机5与测试头2相接。

在这种情况下，PE单元30是基于测试图案将电流和电压信号直接施加于DUT50中所包含的半导体的电路。如果PG 10的测试图案产生器产生了测试图案信号，则PE单元30中所包含的驱动器31就把相应的测试图案信号记录在球状格栅阵列(BGA，Ball Grid Array)型DUT 50中所包含的测试对象半导体中。所记录的图案信号由DUT 50读出，以便将读取的图案信号输出到比较器33。比较器33经由接口(I/F)单元70向控制计算机5发送比较结果信号，该比较结果信号表明测试图案的读出信号与基准信号之间的比较结果。控制计算机5分析相应的比较信号，以便能够测试出相应半导体是否按照其自身的特性正常地运行。

同时，半导体测试系统可由不同的制造公司制造，以便其可以根据个体制造公司由具有不同频带的信号来驱动。例如，如果半导体测试系统以1GHz的频率信号来操作，则图案产生器(PG)10中产生的测试图案信号必须为1GHz的频率，并且，该测试图案信号经由PE单元30而被转换为1GHz的模拟信号，所述测试图案信号表示图案产生器(PG)10中所产生的数字信号，以便把该1GHz的模拟信号记录在DUT 50中。

然而，用于处理诸如1GHz信号之类的高频信号的电路设计技术需要高级技术，且必定要消耗较高的制造电路成本，导致半导体测试系统生产成本的增大。

为了解决上述问题，传统的半导体测试系统制造公司开发出一种用于将半导体测试图案信号相乘的改进装置。在这种改进装置中，PG 10可实现为专用集成电路(ASIC)或现场可编程门阵列(FPGA)以便输出低频测试图案信号，该低频测试图案信号由ASIC或FPGA端相乘，以便半导体测试系统能够输出具有期望频带的信号。