[发明专利]具有宽松时序约束的NAND闪速存储器访问

说明书

技术领域

本发明总的涉及数据处理，并且更具体地涉及使用闪速存储器来保存信息的数据处理。

背景技术

传统的NAND闪速存储器技术以相对低的成本来提供高的数据存储密度。NAND闪速存储器通常用在多种类型的数据处理应用中，例如移动数据处理应用和移动数据存储应用。得益于使用NAND闪速存储器的特定的应用例子包括数字音频/视频播放器、蜂窝电话、闪存卡、USB闪速驱动器和用于替代硬盘驱动器(HDD)的固态驱动器(SSD)。

图1示意性示出传统NAND闪速存储器设备。在图1中，NAND闪速存储器单元阵列10包括n个块(未明确示出)，每个块包含m个页面，图中示出其中一个。一些传统NAND闪速存储器装置包含两个这样的阵列。对于读出和编程操作，基于页面来访问每个阵列(也称之为存储面(plane))。每个页面包括含有j个字节的数据字段和含有k个字节的空闲字段，总计每页面j+k个字节。在图1中所示的存储面中，j＝4096(即4KB)并且k＝128，总计每页面4224字节。在一些传统阵列中，m＝128并且n＝2048。

在页面读出操作期间，所选择的数据页面载入图1的页面缓存器13中，并且随后经由一字节宽的信号路径17按字节(byte-wise)顺序传送到一字节宽的I/O缓存器15中。在页面编程操作期间，经由信号路径17，将页面数据按字节顺序从I/O缓存器15传送到页面缓存器13中。(在图1中已经略去传统位于页面缓存器13和I/O缓存器15之间的信号路径17中的读取放大器和写驱动器电路，以避免不必要的复杂性)。

图2和3分别示出编程(当信号W/R#为高电平时)和读出(W/R#为低电平时)操作的时序的传统例子。图2和3示出所谓的双数据速率(DDR)操作，其中一字节(Din或者Dout)的页面数据在时序信号(图2和3中标为CLK)的每个上升沿和下降沿上被传送(到页面缓存器13或从页面缓存器13被传送过来)。另一方面，在传统的单数据速率(SDR)方法中，页面数据以每CLK周期一个字节的速率传送，实现图2和3的DDR方法的一半的传送吞吐量。一些传统的方法使用不同版本的CLK作为时序信号，用于读出和编程操作。在一些传统布置中(对于SDR或者DDR接口)，写使能信号用作对于编程操作的时序信号，而读使能信号用作对于读出操作的时序信号。

继续DDR操作的例子，在图2的编程操作期间输入数据字节在CLK的每半个周期是有效的，这意味着从I/O缓存器15传送输入字节到页面缓存器13(还参见图1)的总时间应该低于半个周期的时间，以满足内在时序要求。对于图3中的读出操作而言同样是这样，即从页面缓存器13到I/O缓存器15进行数据读取和传送的总时间应该低于半个周期的时间。

随着时序信号(图2和3中的CLK)的频率的增加，对应的该时序信号的周期时间减少。随着这样的频率增加，数据通过从I/O缓存器15到页面缓存器13的数据输入路径(用于编程操作)所需的时间和数据通过从页面缓存器13到I/O缓存器15的数据输出路径(用于读出操作)所需的时间会成为瓶颈，这是因为很难轻易地降低通过数据输入路径或者数据输出路径所需的总时间(时序预算timing budget)，除非采用诸如引入高性能晶体管的方法，而引入高性能晶体管的不利之处在于增加了成本，包括芯片成本。

此外，由于存储器容量的增加典型通过页面缓存器13和I/O缓存器15之间的物理距离上的相应增加来实现，因而随着存储器容量的增加，数据输入和输出路径就会成为时序瓶颈。

从而，期望提供对于在NAND闪速存储器设备中页面缓存器和I/O缓存器之间的数据接口传送所需时序预算的宽松约束。

发明内容

根据本发明的一个方面，提供包括NAND闪速存储器和缓存器的存储器设备，该缓存器提供对NAND闪速存储器的外部访问并且限定和外部访问相关的位宽。第一和第二数据路径将NAND闪速存储器耦合到缓存器，并且第一和第二数据路径的每一个适应该位宽。转换电路耦合到NAND闪速存储器和缓存器。第一和第二数据路径经过转换电路，并且该转换电路配置为以交替顺序选择第一和第二数据路径。

根据本发明的另一个方面，提供包括NAND闪速存储器和缓存器的存储器设备，该缓存器提供对NAND闪速存储器的外部访问并且限定和外部访问相关的位宽。多个数据路径将NAND闪速存储器耦合到缓存器，并且每个数据路径适应该位宽。