[发明专利]使用来自翘曲数据的反馈的纳米形貌控制和优化

说明书

技术领域

本发明的各方面一般地涉及处理半导体晶片，更具体地，涉及在处理过程中控制和优化晶片纳米形貌。

背景技术

半导体晶片在集成电路(IC)芯片生产中常用作衬底。芯片制造商需要表面极度平坦和平行的晶片，以确保能从每个晶片制作出最大数目的芯片。在从晶锭切成薄片之后，晶片通常经历研磨和抛光处理，该处理被设计为改善特定的表面特征，例如平坦度和平行度。

同步双面研磨同时对晶片的两侧进行操作，并产生具有高度平面化表面的晶片。执行双面研磨的研磨机包括例如由Koyo Machine IndustriesCo.，Ltd制造的研磨机。这些研磨机使用晶片夹具来在研磨期间保持半导体晶片。夹具通常包括一对液压静力垫(hydrostatic pad)和一对研磨轮。所述垫和轮以相对关系取向，从而将晶片以竖直取向保持在其间。在研磨期间，液压静力垫有益地在各自的垫和晶片表面之间产生流体屏障(fluidbarrier)以保持晶片，而不使刚性垫物理地接触晶片。这减少了由物理夹持所导致的对晶片的损伤，并允许晶片相对于垫表面以更小的摩擦切向移动(转动)。尽管该研磨过程可以改善被研磨的晶片表面的平坦度和/或平行度，但是它会导致晶片表面的拓扑(topology)的劣化。具体地，已知液压静力垫和研磨轮夹持平面的未对准会导致这样的劣化。研磨后的抛光在被研磨的晶片上产生高度反射的、镜面样的晶片表面，但是并不能解决拓扑劣化。

为了鉴定并解决拓扑劣化问题，器件和半导体材料制造商考虑到晶片表面的纳米形貌(nanotopography)。例如，Semiconductor Equipment andMaterials International(SEMI)，一个半导体产业的全球贸易组织(SEMI文件3089)，将纳米形貌定义为晶片表面在约0.2mm到约20mm的空间波长内的偏差。该空间波长非常接近地对应于被处理的半导体晶片的纳米尺度上的表面特征。纳米形貌测量晶片的一个表面的高程偏差(elevationaldeviation)，而不考虑晶片的厚度变化，如同常规的平坦度测量。通常使用两项技术，光散射和干涉测量法，来测量纳米形貌。这些技术使用从经抛光的晶片表面反射的光来探测非常小的表面变化。

尽管直到在最终抛光之后才测量纳米形貌(NT)，但是双面研磨是影响最终晶片的NT的一个工序。特别是，在研磨处理期间，由于液压静力垫和研磨轮夹持平面之间的未对准而使NT缺陷(如C标志(C-mark)和B环)成形，这些缺陷会导致显著的产率损失。被设计用于减少由液压静力垫和研磨轮夹持平面之间的未对准而导致的NT缺陷的当前技术包括手动地重新对准夹持平面。不幸的是，研磨操作的动力学和研磨轮的差异磨损的效应使得在相对少的操作之后平面就从对准状态偏离。必须频繁重复对准步骤(当由操作员执行时非常耗时)，从而使其成为一种在商业上非常不实用的控制研磨机操作的方式。此外，当前的技术并不通知操作员应该对夹持平面进行的特定调整。而是只为操作员提供描述晶片表面的数据，操作员于是利用试错法(trial and error)来寻找使纳米形貌劣化减轻的对准。相应地，在操作员之间，手动对准并不一致，并且经常不能改善晶片纳米形貌。

此外，在不期望的纳米形貌特征通过双面研磨机而被引入晶片中的时刻和这些特征被发现的时刻之间通常存在一些滞后。在双面研磨之后，晶片经历各种下游处理，如在通过纳米测绘仪等检查NT之前进行的边缘抛光、双面抛光、最终抛光、以及对平坦度和边缘缺陷的测量。因此，在接近将晶片从研磨机移除的时刻时，晶片的纳米形貌是未知的。相反地，仅在使经研磨的晶片在抛光设备中被抛光之后，才通过常规过程确定纳米形貌。因此，直到抛光之后，才能鉴定通过双面研磨机而引入到晶片中的不期望的纳米形貌特征。此外，直到晶片盒被加工，才对晶片进行测量。如果研磨机的次优设定导致了NT缺陷，那么很可能晶片盒中的所有晶片都将具有这样的缺陷，导致更大的产率损失。除了常规晶片处理中的这种不可避免的延迟之外，操作员在从测量获得反馈之前必须等待将被处理的每个晶片盒。这导致相当长的停机时间。如果下一晶片盒在接收到反馈之前已经被研磨，那么在该下一晶片盒中存在由不合适的研磨机设定而导致的甚至更大的产率损失的风险。

发明内容