[发明专利]用于在采样率转换系统中计算内插因子的方法和装置

权利要求书

1.一种用于对采样的数据进行速率转换的方法，包括：

接收根据输入采样时钟采样的输入数据；

接收值，所述值指示输出采样时钟与所述输入采样时钟相差非整数值；

确定所述输入和输出采样时钟各自与处理器时钟之间的各自关系，其中所述输入和输出采样时钟各自独立于所述处理器时钟；

确定内插因子，所述内插因子为所述输入采样时钟、所述输出采样时钟以及在所述输入和输出采样时钟各自与所述处理器时钟之间的所确定关系的函数；并且

生成输出数据，所述输出数据为所述输入数据和所述内插因子的函数，其中所述输出数据对应于根据所述输出采样时钟采样的输入数据，从而将所述输入数据从所述输入采样时钟速率转换为所述输出采样时钟。

2.如权利要求1所述的方法，其中确定所述输入和输出采样时钟各自与所述处理器时钟之间的各自关系的步骤包括：

确定指示所述输入采样时钟和所述处理器时钟之间延迟的输入相位值；并且

确定指示所述输出采样时钟和所述处理器时钟之间延迟的输出相位值。

3.如权利要求2所述的方法，其中确定输入相位值和确定输出相位值的步骤中的至少一个包括使用累加器。

4.如权利要求1所述的方法，其中确定所述内插因子的步骤包括：

确定作为所述输出相位值和所述输入相位值之间的差的量，并且从所述输出采样时钟的周期减去所确定的差；并且

所确定的量除以所述输入采样时钟的周期。

5.如权利要求4所述的方法，其中确定所述量的步骤包括：

确定所述输出相位值和所述输入相位值之间的差；

从所述输出采样时钟的周期减去所述输出相位值和所述输入相位值之间的差；并且

将相减后的结果加上延迟值，其中输出采样数据以与所述延迟值成比例的时间延迟。

6.如权利要求5所述的方法，其中所述延迟值是可选择的。

7.如权利要求1所述的方法，进一步包括：将输入采样数据的一个以上的顺序集存储在分支延迟线路上，输入采样数据的每个集与各自的分支相关联，通过各自的分支可达到数据的不同顺序集。

8.如权利要求1所述的方法，进一步包括：将所述内插因子的整数部分解释为输入数据超前。

9.如权利要求1所述的方法，进一步包括：根据所述内插因子的上小数部分作出多相位滤波器选择。

10.如权利要求9所述的方法，进一步包括：将所述内插因子的下小数部分解释为线性内插缩放因子。

11.如权利要求1所述的方法，其中所述内插因子的确定在所述输入采样时钟、所述输出采样时钟和所述处理器时钟的至少一个中的不同采样期间重复。

12.如权利要求11所述的方法，其中所述内插因子的确定为所述输出采样时钟的每个采样而重复。

13.一种用于将采样的数据从第一速率转换为第二速率的装置，包括：

速率转换器，接收根据输入采样时钟采样的输入数据，并被配置为产生指示根据输出采样时钟采样的所述输入数据的输出数据，所述速率转换器在独立于所述输入采样时钟和所述输出采样时钟的处理时钟速率上操作；

累加器，接收所述处理时钟，并被配置为监视处理器时钟的状态，并确定所述输入采样时钟和所述输出采样时钟各自与所述处理器时钟的各自关系；以及

与所述累加器和所述速率转换器通信的内插因子电路，所述内插因子电路接收所述输入采样时钟和所述输出采样时钟各自对于所述处理器时钟的各自关系，并被配置为计算至少具有上小数部分和下小数部分的内插因子，所述内插因子计算为所述输入采样时钟、所述输出采样时钟和所述处理器时钟的函数，所述速率转换器被配置为，以所述内插因子的函数将所述输入数据转换为所述输出数据。

14.如权利要求13所述的装置，其中所述累加器包括多个寄存器，所述多个寄存器被配置为存储与所述输入采样时钟、所述输出采样时钟以及所述输入采样时钟和所述输出采样时钟各自对于所述处理器时钟的各自关系相关的值。

15.如权利要求14所述的装置，其中所述累加器包括模运算功能。