[发明专利]用于在采样率转换系统中计算内插因子的方法和装置

说明书

相关申请

本申请要求在2007年11月16日提交的第60/988,772号美国临时专利申请的优先权益处，其全部内容以引用方式并入本文。

技术领域

本发明总体上涉及数字信号处理，具体地，涉及将第一采样率的数字信号转换为同一数字信号的第二采样率的表示。

背景技术

在很多电子应用中，用数字方式表示和处理信号。数位字或采样表示固定时间间隔的信号值。该固定间隔常被称为采样率，一般以单位赫兹(Hz)表示，表示采样间隔时间周期的倒数。如此表示的信号不会有大于采样率一半以上的能量，等于采样率一半的频率被称为那奎斯特频率。

数字采样率转换在很多类型的数字系统之中使用。例如，诸如在音乐唱片的制作中可能产生的音频信号经常以数字方式来处理。用于处理和记录信号的设备的不同部分不会总是操作于相同的采样频率。结果是以下做法常常是必要的，即设备的每个部分接受以第一速率采样的数字信号，然后在对其进行处理之前将该数字信号转换为第二采样率的数字信号。当然，采样率转换不能明显改变信号的信息内容，否则信号的音质将会劣化。

一种完成采样率转换的简单方法是简单地从第一信号丢弃采样。于是，输出波形每秒具有更少的采样，并因此具有更低的采样率。假定输出信号满足那奎斯特准则，则其是与输入相同的信号的准确表示。一般将该处理称为“抽取”。但是这受限于输入的采样率是输出的采样率的整数倍的情形。

当意图使输出的采样率是输入信号的采样率的整数倍时，可以使用称为内插的处理。在该内插操作中，可以首先通过用被任意指派零值的采样填充输入信号的采样之间的时间，来产生中间信号。该中间信号称为“零填充”信号。由于在时间跨度保持不变的情况下增加了采样，因此零填充信号具有高于输入信号的采样率。在数字内插滤波器中可以滤波该较高频率的零填充信号，以平滑增加额外采样所造成的不连续性。结果得到具有形状与输入信号相同，但是每秒包含更多的采样的数字信号。

抽取和内插处理可以组合在一起。例如，电路可以以D因子抽取并以I因子内插。得到的输出将具有对输入采样率的比值为I/D的采样率。然而，该电路受限于以有理数对采样率进行缩放。更重要的是，对于数字系统，D和I值的范围有实际限制。抽取因子D不能大到使抽取后的信号不再满足那奎斯特速率。另外，内插因子I不能随意大，因为需要的内插滤波器的复杂性随着I的变大而增加(例如，更多的分支(tap))。另外，假定不同时钟中的至少一个与系统时钟(即DSP时钟)完全相同，或者至少以直接方式与系统时钟相关，诸如以因子2。在该情形中，保持不同采样率时钟之间的一致性给定时系统硬件的准确性和复杂性带来负担。

发明内容

在三时钟系统中准确处理数据的能力允许通过增加数字信号处理复杂性来简化实际模拟时钟生成的要求。总得说来，降低模拟复杂性是期望的，因为这导致了提高的系统可靠性、更大的功能灵活性和更低的系统成本。

本文描述的是这样一种系统和处理，其允许在其中DSP时钟和数据时钟之间有复杂关系的实时系统中计算内插因子p，即，采样率转换系统中的关键参数。一般说来，在该系统中的两个或三个时钟将具有简单的关系(诸如，CLOCK1＝2*CLOCK2)。该关系导致退化情形，其中实际上，仅考虑了两个时钟。另外，本文描述的系统和处理允许在输入数据速率高于DSP时钟速率的情况下，进行这种对内插因子的计算。在至少一些实施例中，可以将任意时间延迟施加到输出信号。

本发明的一个实施例与用于对采样的数据进行速率转换的处理相关。接收根据输入采样时钟采样的输入数据。还接收值，所述值指示输出采样时钟与所述输入采样时钟相差不必是整数的值。确定输入和输出采样时钟各自与处理器时钟之间的各自关系。输入和输出时钟各自独立于处理器时钟。内插因子被确定为输入采样时钟、输出采样时钟和处理器时钟的函数。输出数据被生成为输入数据和内插因子的函数，其中输出数据对应于根据输出采样时钟采样的输入数据。