[发明专利]外部输入输出信号与DRAM更新信号的再同步化方法及其电路

权利要求书

1.一种半导体电路，具有：

DRAM；

CPU，其从所述DRAM取得命令进行动作；

DRAM控制器，其用于按照来自所述CPU的访问信号发布DRAM访问指令，并且定期发布DRAM更新指令；和

多个外部端子；

其特征在于，

通过进行所述多个外部端子中的几个输入输出信号与所述DRAM更新指令的再同步化，使所述CPU多次执行所述DRAM上的相同内容的命令时的命令执行时间每次为相同的长度。

2.根据权利要求1所述的半导体电路，其特征在于，

与所述CPU多次执行所述DRAM上的相同内容的命令时的所述输入输出信号相关的动作时间，不依赖于命令执行的开始定时而总是唯一确定。

3.根据权利要求1所述的半导体电路，其特征在于，

还具有用于对所述DRAM更新指令的发布定时进行确定的更新计时器。

4.根据权利要求3所述的半导体电路，其特征在于，

以来自所述CPU的命令将所述更新计时器初始化为某一值。

5.根据权利要求3所述的半导体电路，其特征在于，

通过从所述多个外部端子中的1个外部端子输入信号，将所述更新计时器初始化为某一值。

6.根据权利要求3所述的半导体电路，其特征在于，

通过从所述多个外部端子中的1个外部端子输入信号，不使用所述更新计时器而直接控制所述DRAM更新指令的发布。

7.一种系统，其特征在于，具备：

权利要求1所述的半导体电路；和

外部装置，其从所述多个外部端子中的1个外部端子向所述半导体电路供给输入信号，使所述半导体电路动作。

8.根据权利要求7所述的系统，其特征在于，

所述外部装置是向所述半导体电路供给所述输入信号，并在固定时间后对来自所述半导体电路的输出信号进行判定，确定之后的动作的外部判定装置。

9.根据权利要求7所述的系统，其特征在于，

所述外部装置是半导体测试装置。

10.根据权利要求7所述的系统，其特征在于，

所述外部装置是FPGA或CPLD等可编程的硬件。