[发明专利]使用分数式相位检测器的时钟产生

权利要求书

1.一种用于从输入信号产生至少一个输出时钟信号的电路，所述输入信号具有从原始时钟信号的第二多个转变所导出的第一多个转变，所述原始时钟信号具有与所述输出时钟信号的第二频率不同的第一频率，所述第二频率是将所述第一频率与第一整数值除以第二整数值的比率相乘的乘积，所述电路包括：

累加器，其用于周期性地将数值偏移值与数值相位值相加，其中所述输出时钟信号是从所述数值相位值产生；

分数式相位检测器，其耦合到所述累加器，用于从所述数值相位值产生针对所述输入信号的所述转变中每一者的相应数值相位误差；以及

环路滤波器，其耦合到所述累加器和所述分数式相位检测器，所述环路滤波器用于从所述相应数值相位误差的滤波产生所述数值偏移值。

2.根据权利要求1所述的电路，其中所述累加器在所述输出时钟信号的多个循环内产生所述数值相位值，且其中所述分数式相位检测器针对所述输入信号的每一转变，通过将所述转变处的所述数值相位值与所述第二整数值除以所述第一整数值的比率相乘而产生所述相应数值相位误差。

3.根据权利要求1所述的电路，其中：

所述电路产生多个输出时钟信号，每一输出时钟信号具有相应频率，每一相应频率是将所述数值相位值与相应分子整数值除以相应分母整数值的比率相乘的乘积，

所述累加器在所述第一频率下的一数目的循环内产生所述数值相位值，所述数目是所述分母整数值的最小公倍数，且

所述分数式相位检测器针对所述输入信号的每一转变产生所述相应数值相位误差，所述相应数值相位误差是所述转变处的所述数值相位值的分数部分。

4.根据权利要求1所述的电路，其中所述分数式相位检测器以所述第二整数值为模产生所述输入信号的所述转变的计数，且针对所述输入信号的每一转变产生所述相应数值相位误差，所述相应数值相位误差是所述数值相位值与所述转变处的所述计数的预定数值之间的差。

5.根据权利要求1所述的电路，其中所述输入信号的所述第一多个转变包含所述输入信号的每个正转变和所述输入信号的每个负转变中的至少一者。

6.根据权利要求1所述的电路，其中所述数值相位值包含分数部分和整数部分，所述整数部分是以整数值为模的所述数值相位值。

7.根据权利要求1所述的电路，其进一步包括用于接收具有比所述第一频率和所述第二频率高的频率的控制时钟信号的控制端口，其中所述累加器在所述控制时钟信号的每一有效转变处周期性地将所述数值偏移值与所述数值相位值相加。

8.根据权利要求1所述的电路，其中所述输出时钟信号包括所述数值相位值的分数部分的多个位的最高有效位。

9.根据权利要求1所述的电路，其中所述数值偏移值包括来自所述数值相位误差的所述滤波的数值校正值与预定数值的和，所述预定数值是所述第一频率和所述第二频率中一者的标称值除以所述周期性地将所述数值偏移值与所述数值相位值相加的速率的标称值。

10.根据权利要求1所述的电路，其中所述环路滤波器从作为第一值与第二值的和的数值校正值产生所述数值偏移值，其中所述第一值与所述相应数值相位误差成比例，且所述第二值与所述第一多个转变中的每一者处的所述相应数值相位误差的积分成比例。