[发明专利]使用分数式相位检测器的时钟产生

说明书

技术领域

本发明大体涉及时钟的合成，且更明确地说涉及从时钟或数据开始的基于累加器的时钟合成。

背景技术

电子电路在多个时钟域之间频繁地交换数据。一实例电子开关在以每秒1.544兆位的速率传送数据的T1接口与以每秒2.048兆位的速率传送数据的E1接口之间传送数字电信。所述实例电子开关将T1与E1接口之间交换的数据重新格式化，包含改变数据传送的速率。

虽然电子电路可具有使用复杂同步器电路交换数据的异步时钟域，但经常由于使用直接交换数据的同步时钟域而产生较简单的电子电路。对于所述实例电子开关，T1和E1接口可使用针对E1接口的2.048MHz时钟同步操作，所述2.048MHz时钟是针对T1接口的1.544MHz时钟的256/193倍的同步比率。一般来说，两个同步时钟域具有通过整数比相关的相应时钟。

举例来说，锁相环路可合成具有一频率的输出时钟，所述频率是分子整数除以分母整数的比率乘以输入时钟的频率。锁相环路将输入时钟的相位除以分母整数与输出时钟的相位除以分子整数进行比较。因此，锁相环路仅在输入时钟的转变的一分数处比较输入与输出时钟的相位；所述分数是一除以分母整数。当分母整数较大时，锁相环路忽略输入时钟的大多数转变处可用的相位信息。

假设应用中的时钟域需要满足某些规范的时钟，例如对时钟的抖动的限制。当锁相环路以忽略输入时钟的大多数转变处的相位信息的方式产生时钟时，时钟域的时钟可具有过多抖动。

本发明可解决以上问题中的一者或一者以上。

发明内容

本发明的各种实施例提供从输入信号产生一个或一个以上输出时钟信号的电路。所述输入信号具有从原始时钟信号的转变导出的转变，所述原始时钟信号具有与输出时钟信号的频率不同的频率。所述输出时钟信号的所述频率是将所述输入信号的频率与整数比相乘的乘积。所述电路包含累加器、分数式相位检测器和环路滤波器。所述累加器周期性地将数值偏移值与数值相位值相加。所述输出时钟信号是从此数值相位值产生。所述分数式相位检测器从所述数值相位值产生针对所述输入信号的所述转变中每一者的相应数值相位误差。所述环路滤波器从所述相应数值相位误差的滤波产生所述数值偏移值。

将了解，以下具体实施方式和权利要求书中陈述各种其它实施例。

附图说明

在审阅以下具体实施方式并参看附图后将了解本发明的各个方面和优点，附图中：

图1是根据本发明各种实施例用于从输入信号产生一个或一个以上输出时钟信号的电路的框图；

图2是根据本发明各种实施例用于从输入时钟信号产生输出时钟信号的电路的框图；

图3是根据本发明各种实施例用于从输入时钟或数据信号产生输出时钟信号的电路的框图；以及

图4是根据本发明各种实施例用于从输入时钟或数据信号产生多个输出时钟信号的电路的框图。

具体实施方式

图1是根据本发明各种实施例用于从线104上的输入信号产生线102上的一个或一个以上输出时钟信号的电路100的框图。在一个实施例中，线104上的输入信号是输入时钟信号，且所述电路产生具有与输入时钟信号不同的频率的输出时钟信号。在另一实施例中，线104上的输入信号是具有与时钟信号(本文称为原始时钟信号)相关联的数据转变的数据信号，且所述电路产生具有与原始时钟信号不同的频率的输出时钟信号。在又一实施例中，线104上的输入信号可以是时钟信号或数据信号。每一输出时钟信号的频率是某一整数比N/M乘以输入信号的原始时钟的频率。注意，“原始时钟信号”可与输入时钟信号(当输入信号为时钟信号时)或同输入信号的数据转变相关联的时钟信号(当输入信号为数据信号时)相同。

时钟产生电路100在线106上的高频率时钟信号的控制下操作，所述高频率时钟信号在本文中也称为“控制时钟”。一般来说，线106上的高频率时钟信号的频率高于线104上的输入信号的时钟的频率，且高于线102上的输出时钟信号中的每一者的频率。电路100从线106上的高频率时钟信号的转变中有效地选择每一输出时钟信号的转变。因此，每一输出时钟具有抖动，且高频率时钟信号的周期确定抖动的量的下限。然而，各种实施例具有接近此下限的抖动量，因为电路100在线104上的输入信号的每个转变处调节线102上的输出时钟信号的相位。相比之下，现有技术方法仅在输入信号的每M个转变中的一者处调节输出时钟信号的相位。因为电路100比现有技术方法更频繁地调节输出时钟信号的相位，所以各种实施例产生具有比现有技术少的抖动的一个或一个以上输出时钟信号。