[发明专利]I/O和内核MOS器件与MOS电容和电阻形成的集成

权利要求书

1.一种集成电路结构，其包括：

半导体衬底；

第一金属氧化物半导体(MOS)器件，其包括：

在所述半导体衬底之上的第一栅极绝缘层，其中所述第一栅极绝 缘层是平面的；以及

在所述第一栅极绝缘层之上的第一栅电极；以及

第二MOS器件，其包括：

在所述半导体衬底之上的第二栅极绝缘层；以及

在所述第二栅极绝缘层之上的第二栅电极，其中所述第二栅 电极的高度比第一栅电极的高度高，其中所述第二栅极绝缘层包括位于所 述第二栅电极之下的平面区以及在所述第二栅电极的侧壁上延伸的侧壁 区。

2.根据权利要求1所述的集成电路结构，其中所述第一栅电极包括第 一多晶硅区，和第一多晶硅区上的第一硅化物区，其中所述第二栅电极是 金属栅。

3.根据权利要求2所述的集成电路结构，其中还包括：

在所述金属栅之上并与金属栅物理接触的接触塞；

电阻，其包括第二多晶硅区，以及在所述第二多晶硅区上的第二硅化 物区；以及

包括板的MOS电容，其中所述板包括第三多晶硅区以及在第三多晶硅 区上的第三硅化物区，

其中，所述电阻和MOS电容具有与所述第一栅电极相同的高度。

4.根据权利要求1所述的集成电路结构，其中所述第一MOS器件是 输入/输出MOS器件，所述第二MOS器件是核心MOS器件，或者所述第 一MOS器件是输入/输出MOS器件，所述第二MOS器件是SRAM MOS 器件。

5.根据权利要求4所述的集成电路结构，其中还包括静态随机存取内 存(SRAM)，其中所述静态随机存取内存包括：

所述半导体衬底上的第三栅极绝缘层，其中所述第二和第三栅极绝缘 层都是由相同的材料形成的，并且具有相同的厚度；以及

在所述第三栅极绝缘层之上的第三栅电极，其中所述第三栅电极具有 与所述第二栅电极相同的高度，并且与所述第二栅电极都是由相同的材料 形成的，其中所述第三栅极绝缘层包括位于所述第三栅电极之下的平面区， 以及在所述第三栅电极的侧壁上延伸的侧壁区，

其中，所述第一栅极绝缘层的厚度比所述第二栅极绝缘层的厚度厚。

6.根据权利要求1所述的集成电路结构，其中还包括接触蚀刻停止层 (CESL)，所述接触蚀刻停止层的一部分在所述第一栅电极之上，其中直 接在所述第一栅电极之上的CESL部分的顶面不高于所述第二栅电极的顶 面。

7.一种集成电路结构，其中包括：

半导体衬底；

输入/输出(I/O)MOS器件，其包括：

在所述半导体衬底之上的第一栅极绝缘层；和

在所述第一栅极绝缘层之上的第一栅电极；

核心MOS器件，其包括：

在所述半导体衬底之上的第二栅极绝缘层；和

在所述第二栅极绝缘层之上的第二栅电极，其中所述第二栅电极 的高度比所述第一栅电极的高度高；以及

选自由电阻和MOS电容所组成的组的无源器件，其中所述无源器件的 顶表面与所述第一栅电极的顶表面持平。

8.根据权利要求7所述的集成电路结构，其中所述第一栅极绝缘层是 平面的，其中所述第二栅极绝缘层包括位于所述第二栅电极之下的平面区， 以及在所述第二栅电极的侧壁上延伸的侧壁区。

9.根据权利要求7所述的集成电路结构，其中还包括静态随机存取内 存，其中所述静态随机存取内存包括：

在所述半导体衬底上的第三栅极绝缘层，其中所述第二和第三栅极绝 缘层是由相同的材料形成的，并且具有相同的厚度；以及

在所述第三栅极绝缘层之上的第三栅电极，其中所述第三栅电极具有 与所述第二栅电极相同的高度，并且与所述第二栅电极是由相同的材料形 成的，其中，所述第三栅极绝缘层包括位于所述第三栅电极之下的平面区 以及在所述第三栅电极的侧壁上延伸的侧壁区。