[发明专利]I/O和内核MOS器件与MOS电容和电阻形成的集成

说明书

技术领域

本发明整体上涉及集成电路，更具体地涉及形成具有多晶硅栅的金属氧化物半导体(MOS)器件以及具有金属栅的MOS器件。 

背景技术

互补金属氧化物半导体(MOS)器件已经成为形成集成电路中的基本逻辑基础材料。在传统的集成电路工艺中，栅电极通常由多晶硅形成。多晶硅被广泛应用的原因之一是容易通过掺杂不同的杂质对多晶硅栅电极的功函数进行改变。然而，多晶硅具有耗尽问题，因此引入金属栅电极，特别是用于核心区的MOS器件，以避免多晶硅耗尽现象。 

通过采用金属栅，核心MOS器件、输入/输出(I/O)MOS器件以及静态随机存取内存(SRAM)MOS器件都可以具有金属栅，以便能够同时制造以降低制造成本。另外，与MOS器件同时制造的其他器件例如电阻、MOS电容等也可以由金属形成。这显著改变了这些器件的电学特征。因此过去几十年所建立的用于模拟这些器件行为的标准库需要被重新建立，这是成本非常高并且耗费时间的。 

另外，I/O MOS器件通常优选厚的氧化硅作为栅极绝缘层。因此，已经开发了集成方案用于在同一芯片上集成具有多晶硅栅的I/O MOS器件和具有金属栅的核心MOS器件。但是，用于形成这些结构的制造方案经常是复杂的，且制造成本很高。 

因此，本领域中需要的是一种集成制造方案用于满足核心MOS器件和I/O MOS器件的需求，并解决标准库的问题。 

发明内容

根据本发明的一个方面，一种集成电路结构包括半导体衬底以及第一 MOS器件和第二MOS器件。第一MOS器件包括在半导体衬底之上的第一栅极绝缘层，其中第一栅极绝缘层是平面的；以及在第一栅极绝缘层之上的第一栅电极。第二MOS器件包括在半导体衬底之上的第二栅极绝缘层；以及在第二栅极绝缘层之上的第二栅电极。第二栅电极的高度比第一栅电极的高度高。第二栅极绝缘层包括位于第二栅电极之下的平面区，以及在第二栅电极的侧壁上延伸的侧壁区。 

根据本发明的另一个方面，一种集成电路结构包括半导体衬底；输入/输出(I/O)MOS器件以及核心MOS器件。I/O MOS器件包括在半导体衬底之上的第一栅极绝缘层；以及在第一栅极绝缘层之上的第一栅电极。核心MOS器件包括在半导体衬底之上的第二栅极绝缘层；以及在第二栅极绝缘层之上的第二栅电极，其中第二栅电极的高度比第一栅电极的高度高。集成电路结构还包括选自基本由电阻和MOS电容所组成组的无源器件，其中所述无源器件具有与第一栅电极基本相同的高度。 

根据本发明的另一方面，一种集成电路结构包括半导体衬底；I/O MOS器件以及核心MOS器件。I/O MOS器件包括在半导体衬底之上的第一栅极绝缘层；以及在第一栅极绝缘层之上的第一栅电极，其中，第一栅电极包括第一多晶硅区以及在第一多晶硅区之上的硅化物区。核心MOS器件包括包括在半导体衬底之上的第二栅极绝缘层；以及在第二栅极绝缘层之上含有金属材料的第二栅电极。第二栅极绝缘层包括位于第二栅电极之下的平面区，以及在第二栅电极的侧壁上延伸的侧壁区。集成电路结构还包括电阻，其中，所述电阻包括第二多晶硅区以及位于第二多晶硅区上的第二硅化物区；以及MOS电容，所述MOS电容包括含有第三多晶硅区的板以及在所述第三多晶硅区上的第三硅化物区。 

根据本发明的另一方面，一种形成集成电路结构的方法包括提供具有半导体芯片的半导体衬底，其中所述半导体芯片包括第一区和第二区；在半导体衬底之上和在第一区中形成第一栅极绝缘层；在第一和第二区中形成第一硅层，其中第一硅层在第一栅极绝缘层之上；形成第二硅层，其中第二硅层与在第二区中的第一硅层的一部分之上并与其接触，其中第一区独立于第二硅层；在第一区中的第一硅层上进行第一构图化，以形成第一 MOS器件的第一栅电极；在第二区中的第一和第二硅层上进行第二构图化，以形成第二MOS器件的假栅；以及使用金属栅替换假栅，以形成第二MOS器件的第二栅电极。