[发明专利]台型半导体装置及其制造方法

说明书

技术领域

本发明是有关一种具有台沟(mesa groove)的台(mesa；平台或梯形台形状的突出台，本文中概称为“台”)型半导体装置及其制造方法。 

背景技术

以往，作为台型半导体装置的一种，已知有大电力用的台型二极管。参照图9说明已知例的台型二极管(mesa type diode)。 

于N+型的半导体基板101的表面形成N-型半导体层102。于N-型半导体层102的表面形成P型半导体层103，于P型半导体层103上形成绝缘膜105。此外，形成与P型半导体层103电性连接的阳极电极106。 

此外，从P型半导体层103的表面形成到达N+型的半导体基板101的台沟(mesa trench)108。台沟108是形成为比N-型半导体层102还深，且台沟108的底部是位于N+型的半导体基板101中。台沟108的侧壁是具有从P型半导体层103的表面至台沟108的底部的顺锥面(taper)形状而倾斜。台型二极管是被该台沟108包围而具有台型的构造。 

此外，形成覆盖台沟108的侧壁的保护(passivation)膜130，且于半导体基板101的背面形成阴极电极107。 

关于台型的半导体装置，是记载于例如专利文献1。 

专利文献1：日本特开2003-347306号公报 

发明内容

(发明所欲解决的课题) 

然而，依据本发明人的实验，得知在已知例的台型二极管中，于施加逆向偏压时的耐压是不足够。其原因可推测为由于PN接合部JC附近的台 沟108的侧壁是形成顺锥面形状，因此于对PN接合部JC施加逆向偏压时电场容易集中之故。 

针对此点，本发明人发现由以垂直于半导体基板101表面的方式将台沟108的侧壁予以加工可提升耐压。为了垂直地形成台沟108的侧壁，可考虑使用属于深宽比(aspect ratio)高的干蚀刻方法的波希法(Boschprocess)。 

然而，当使用波希法时，会于台沟108的侧壁形成损伤层。该损伤层是成为对台型二极管施加逆向偏压时产生漏电流的原因。虽能由进行湿蚀刻来去除该损伤层，但另一方面与图9的已知例相同，该湿蚀刻会使PN接合部JC附近的台沟108的侧壁变成顺锥面形状，而降低耐压。 

(解决课题的手段) 

本发明的台型半导体装置的制造方法包含：准备第一导电型的半导体基板，并于前述半导体基板的表面形成比前述半导体基板的浓度还低的第一导电型的第一半导体层的步骤；于前述第一半导体层的表面形成第二导电型的第二半导体层的步骤；第一蚀刻步骤，是形成台沟，该台沟是从前述第二半导体层的表面到达前述半导体基板中，且随着从前述第二半导体层的表面越接近前述半导体基板其宽度越大；以及第二蚀刻步骤，是去除因前述第一蚀刻步骤所产生的前述台沟的内壁的损伤层。 

本发明的台型半导体装置是具备有：第一导电型的半导体基板；第一导电型的第一半导体层，接合至前述半导体基板的表面，并比前述半导体基板的浓度还低；以及第二导电型的第二半导体层，接合至前述第一半导体层的表面，且与前述第一半导体层一起形成PN接合部；其中，位于PN接合部上方的第二半导体层的端部具有顺锥面形状，位于PN接合部附近的第一及第二半导体层的端部具有逆锥面形状。 

(发明的效果) 

依据本发明的台型半导体装置及其制造方法，能提升耐压并降低漏电流。 

附图说明

为能让审查员能更了解本发明的技术内容，特举较佳具体实施例及附 图说明如下，其中： 

图1是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图2是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图3是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图4(A)至图4(D)是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图5(A)及图5(B)是显示本发明的实施形态的台型二极管及其制造方法的平面图。 

图6是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图7是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图8是显示本发明的实施形态的台型二极管及其制造方法的剖面图。 

图9是已知例的台型二极管的剖面图。 

具体实施方式