[发明专利]用于高压设备的静电放电保护构图

权利要求书

1.一种半导体器件，包括：

在衬底上的多个晶体管，所述多个晶体管包括：

共用栅区，所述共用栅区为所述多个晶体管中每个晶体管提供栅 端和接触孔；

与所述共用栅区相关的多个源端，所述多个源端中的每个源端具 有源接触孔，并为所述多个晶体管中的每个晶体管提供单独的源端；

与所述共用栅区相关的多个漏端，所述多个漏端中的每个漏端具 有漏接触孔，其中所述多个漏端的每个漏端都对应于所述多个源端中相应 的一个；和

环绕所述多个漏端中每个漏端的多个隔离区。

2.根据权利要求1所述的半导体器件，其中，所述多个漏端中的每个 漏端包括N+掺杂区，且其中所述多个隔离区中的每个隔离区包括构成所述 衬底的轻N掺杂区。

3.根据权利要求1所述的半导体器件，其中，所述多个漏端中的每个 漏端包括N+掺杂区，且其中所述多个隔离区中的每个隔离区包括氧化层， 所述氧化层部分地位于所述衬底的表面之下，部分地位于所述表面之上。

4.根据权利要求1所述的半导体器件，其中，所述多个漏端包括P⁺掺杂区，且其中所述多个隔离区包括构成所述衬底的轻P掺杂区。

5.根据权利要求1所述的半导体器件，其中，所述多个漏端中的每个 漏端包括P⁺掺杂区，且其中所述多个隔离区的每个隔离区包括氧化层，所 述氧化层部分地位于所述衬底表面之下，部分地位于所述表面之上。

6.根据权利要求1所述的半导体器件，其中，所述衬底包括高压衬底。

7.根据权利要求6所述的半导体器件，其中，所述高压衬底包括埋层。

8.根据权利要求1所述的半导体器件，其中，通过以下结构之一将所 述半导体器件与另外的一个或更多半导体器件隔离：

一个或多个浅槽隔离(STI)构造；和

一个或多个场效氧化物构造。

9.根据权利要求1所述的半导体器件，其中，所述栅区包括多晶硅。

10.一种制造半导体器件的方法，包括：

形成沿衬底的共用栅区，所述共用栅区具有电接触孔；

形成在所述衬底中沿所述共用栅区第一边的共用源区；

形成在所述衬底中沿所述共用栅区第二边的多个漏端，其中所述多个 漏端中的每个漏端为隔离区所环绕，所述隔离区将所述多个漏端中的每个 漏端与所述多个漏端中的其它漏端隔离；

在所述多个漏端的每个漏端上构造多个漏接触孔；

在所述共用源区上产生多个源接触孔，其中所述多个漏端的每一个、 所述共用栅区和对应于所述多个源接触孔的每一个的部分所述共用源区的 取位关系构成了所述衬底上的多个三极管。

11.根据权利要求10所述的方法，还包括：

在所述多个漏端中每个漏端的四周刻蚀沟槽；和

在所述沟槽内淀积氧化层，其中，所述淀积的氧化层包括所述隔离区。

12.根据权利要求10所述的方法，其中，形成所述多个漏端的步骤包 括：

掺杂所述衬底以得到所述多个漏端的N⁺掺杂，其中所述衬底为轻掺杂 的N型衬底。

13.根据权利要求10所述的方法，其中，所述形成所述多个漏端的步 骤包括：

掺杂所述衬底以得到所述多个漏端的P⁺掺杂，其中所述衬底为轻掺杂 的P型衬底。

14.根据权利要求10所述的方法，还包括：

在环绕所述半导体器件的所述衬底中刻蚀浅沟槽；和

用绝缘材料填充所述浅沟槽，其中所述绝缘材料将所述半导体器件与 在所述衬底上其它的一个或多个半导体器件隔离。

15.一种半导体组件，包括：

在衬底上的多个半导体器件，其中所述多个半导体器件中每个半导体 器件包括：

多个晶体管，所述多个晶体管包括：

跨过所述衬底一部分的至少一个共用栅区，所述至少一个共 用栅区具有栅电接触孔；

与所述至少一个共用栅区相关的多个第一S/D端，所述多个 第一S/D端中的每个第一S/D端具有第一端电接触孔；

与所述多个第一S/D端中对应的每个相关的多个第二S/D 端，所述多个第二S/D端中的每个具有第二端电接触孔，其中所述多个第 二S/D端，所述多个第一S/D端中对应的一个，和所述至少一个共用栅区 构成所述多个晶体管；和

位于所述多个第二S/D端中每个周围的多个端隔离区；和

位于在所述衬底上的所述多个半导体器件中的每个周围的多个隔离 区。