[发明专利]具有低导通电阻的高电压功率MOSFET

说明书

本申请是申请日为2003年2月20日、申请号为03804389.0(国际申请号为PCT/US03/05211)、发明名称为“具有低导通电阻的高电压功率MOSFET”的发明专利申请的分案申请。 

相关申请的声明

本申请是2000年6月2日申请的、名称为“High Voltage PowerMOSFET Having Low On-Resistance(具有低导通电阻的高电压功率MOSFET)”的美国申请09/586,407的继续部分申请。 

本申请与2001年5月4日申请的、名称为“High Voltage PowerMOSFET Having Low On-Resistance(具有低导通电阻的高电压功率MOSFET)”美国申请09/849,036相关。 

技术领域

本发明一般涉及半导体器件，更具体涉及功率MOSFET器件。 

背景技术

功率MOSFET器件用于如汽车电子系统、电源供给以及电源管理应用中。这种器件应该在断态保持高电压以及应该在通态提供低压降的强电流。 

图1图示了N沟道功率MOSFET的典型结构。在N+硅衬底2上形成的N-外延硅层1包含用于器件中的两个MOSFET单元的p-体区5a和6a以及N+源区7和8。P-体区5和6还可以包括深p-体区5b和6b。源区-体区电极12延伸横穿外延层1的某些表面部分，以接触源区和体区。在图1中，通过延伸至上半导体表面的部分N-外延层1形成用于两个单元的N-型 漏区。在N+衬底2的底部提供漏电极(未单独示出)。在部分源区和体区以及体区之间的漏区表面上设置包括如二氧化硅和多晶硅的介质的绝缘栅电极18。 

图1所示的常规MOSFET的导通电阻很大程度上由外延层1中的漂移区阻抗决定。漂移区阻抗由外延层1的掺杂和层厚度决定。但是，为了增加器件的击穿电压，外延层1的掺杂浓度必须被减小，而层厚度必须被增加。图2中的曲线20示出了作为常规MOSFET的击穿电压函数的每单位面积的导通电阻。不幸地，如曲线20所示，随着其击穿电压增加，器件的导通电阻迅速地增加。当MOSFET在较高电压下工作时，尤其在大于几百伏的电压下工作时，阻抗的这种快速增加存在问题。 

图3示出了设计为在较高电压下工作时具有减小的导通电阻的MOSFET。在1998年的IEDM的会议论文集第683页、文件号26.2中公开了这种MOSFET。除了该MOSFET包括从体区5和6底下延伸到器件的漂移区中的p-型掺杂区40和42之外，该MOSFET类似于图2所示的常规MOSFET。限定漂移区中的列的p-型掺杂区40和42被n-型掺杂列分开，该n-型掺杂列被邻近p-掺杂区40和42的部分外延层1限定。相反掺杂类型的交替列使得反向电压不仅在垂直方向上增加，如在常规MOSFET中，而且水平方向方向也增加。结果，该器件可以获得与常规器件相同的反向电压，减小了外延层1的层厚度并增加了漂移区中的掺杂浓度。图2中的曲线25示出了作为图3所示的MOSFET的击穿电压函数的每单位面积的导通电阻。显然，在较高工作电压下，该器件的导通电阻相对于图1中所示的器件实质上减小，随击穿电压基本上线性地增加。 

图3所示器件的增强工作特性是基于晶体管的漂移区中的电荷补偿。亦即，通过增加相反掺杂类型的列，漂移区中的掺杂实质上增加例如一个数量级或更多，以及附加的电荷被平衡。因此晶体管的截止电压保持不变。当器件处于其导通状态时，相反掺杂类型电荷补偿列不会有助于电流导电。晶体管的这些希望的性能关键取决于在相反掺杂类型的相邻列之间实现的电荷补偿程度。不幸地，由于在它们的制造过程中限制工艺参数的控制，因此难以避免列的掺杂剂梯度的不均匀性。例如，穿过列和衬底之间的界面以及列和p-体区之间的界面的扩散将导致接近那些界面的部分列的掺杂剂浓度变化。

可以用包括多个外延淀积步骤工艺顺序制造图3中所示的结构，每个之后引入适当的掺杂剂。不幸地，执行外延淀积步骤是昂贵的，且因此制造这些结构是昂贵的。 

由此，希望提供一种制造图3中所示的MOSFET结构的方法，该方法需要最小数量的外延淀积步骤，以便它可以廉价制造，而且还允许充分的控制工艺参数，以便在器件的漂移区中的相反掺杂类型的相邻列中可以实现高度的电荷补偿。 

发明内容