[发明专利]用于PCRAM的多晶硅发射极BJT存取器件

说明书

技术领域

本发明涉及计算机存储器，尤其是涉及阻性(resistive)非易失性存储器，例如相变存储器件。

背景技术

在计算机存储器中主要存在以下两组：非易失性存储器和易失性存储器。在非易失性存储器中不需要为了保持信息而持续输入能量，但是在易失性存储器中则需要持续输入能量。非易失性存储器件的实例是只读存储器(ROM)、闪速电可擦除只读存储器、铁电随机存取存储器、磁随机存取存储器(MRAM)和相变存储器(PCM)。易失性存储器件的实例包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。本发明涉及阻性非易失性存储器，例如相变存储器。在相变存储器中，信息存储在能够被操作进入不同相的材料中。这些相中的每个都表现出可以用于存储信息的不同的电特性。由于非晶相和晶相在电阻上具有可检测的差异，所以它们是典型的用于比特存储(1和0)的两个相。具体地，非晶相具有比晶相高的电阻。

玻璃硫属化物(chalcogenide)是一般用作相变材料的一组材料。该组材料包含硫属元素(元素周期表族16/VIA)和更加正电性的元素。当建立相变存储器单元时，硒(Se)和碲(Te)是用于产生玻璃硫属化物的该组中两种最常用的半导体。这种的实例是Ge2Sb2Te5(GST)、SbTe和In2Se3。然而，某些相变材料不采用硫属元素，例如GeSb。因此，可以在相变材料单元中使用多种材料，只要它们能够保持分离的非晶态和晶态。

PCM和CMOS集成中的一个问题是在相变材料中建立相变所需的驱动电流。用于提供高的每单位面积比特密度的小MOSFET器件不能提供转换相变材料的阻性状态的足够的电流。紧密封装的二极管阵列能够提供用于存储器单元中的阻性相变的足够的驱动电流，但是在高密度存储器件中大量电流会横穿到邻近的存储器单元(“串扰(cross-talk)”)。另一种可能是使用双极结型晶体管(BJT)。然而，集成CMOS和BJT阵列证明是困难的。因此，希望找到一种方法和结构，其能够提供用于在存储器单元中阻性相变的必要的驱动电流，最小化存储器单元之间的串扰，并易于集成到CMOS电路中。

发明内容

本发明的一个示范性方面是一种存储器单元。该存储器单元至少部分地包括衬底、绝缘区、基础层、发射极层、插塞、相变元件和顶部电极。该衬底可以是，但不限制于，裸硅衬底或在其顶表面上沉积有绝缘材料层的硅衬底。该绝缘区包括形成在衬底上方的绝缘材料。基础层包括在衬底上方的且被包含在绝缘区内的第一半导体材料。发射极层包括在基础层上方的且被包含在绝缘区内的第二半导体材料。另外，第二半导体材料基本上是多晶硅。插塞包括在发射极层上方的且被包含在绝缘区内的导电材料。相变元件包括在插塞上方的且被包含在绝缘区内的相变材料。顶部电极层包括在相变元件上方的且被包含在绝缘区内的导电材料。

本发明的另一示范性方面是包括一个或多个存储器单元的存储器阵列，所述存储器单元中的至少一个包括衬底、绝缘区、基础层、发射极层、插塞、相变元件和顶部电极。该衬底由硅组成。该绝缘区包括在衬底上方的绝缘材料。该基础层包括在衬底上方的且被包含在绝缘区内的硅，该基础层形成字线。发射极层包括在基础层上方的且被包含在绝缘区内的半导体材料。另外，所述半导体材料基本上是多晶硅。插塞包括在发射极层上方的且被包含在绝缘区内的导电材料。相变元件包括在插塞上方的且被包含在绝缘区内的相变材料。顶部电极层包括在相变元件上方的且被包含在绝缘区内的导电材料，该顶部电极形成位线。

附图说明

图1示例了初始的衬底。

图2示例了浅沟槽隔离工艺和基础层沉积。

图3示例了栅极氧化物层沉积。

图4示例了多晶硅层沉积。

图5示例了图案化的蚀刻。

图6示例了隔离物(spacer)的形成。

图7示例了保护性氮化物的形成。

图8示例了牺牲层的形成。

图9示例了沟槽的形成。

图10示例了发射极层的形成。

图11示例了凹陷的发射极层。

图12示例了牺牲层的移除。

图13示例了保护性氮化物的移除。

图14示例了硅化。

图15A和B示例了绝缘层沉积和沟槽形成。

图16A和B示例了衬垫(liner)和插塞的形成。

图17A和B示例了存储器元件的集成以及金属化。

具体实施方式