[发明专利]导线结构及其形成方法

说明书

技术领域

本发明涉及一种导线结构，特别是涉及一种具有保护结构的导线及其形成方法。

背景技术

通常，在电子元件的领域中，集成电路制作于半导体基底之上，以作为一芯片，并且其一般由硅所构成。典型的硅芯片配置于较大的封装之中，用以提供硅基底较宽的输入/输出连接垫的配置距离及宽容度，使得其可以适合附着至印刷电路板，并且保护集成电路免于受到机械及环境损害。随着产品封装大小越来越降低的趋势，利用更小的电子元件以提升驱使集成电路封装的发展。在消费性元件及相关物品中，元件密度越来越增加，而元件尺寸越来越小。芯片尺寸封装(CSP)的发展提供了另一种解决方案以直接附着覆晶元件。芯片尺寸封装代表一种新的小型化型态的半导体封装，用以解决电子元件的大小、重量及效能的问题，尤其是消费性电子产品，例如行动电话、传呼器、可携式计算机、影像摄影机等。芯片尺寸封装的标准尚未形式化，因此存在许多种态样，其中的许多种叙述为“芯片尺寸封装”。一般而言，芯片包含封装区域的芯片尺寸封装的主要构成要件，其中不超过20％比芯片本身面积还大，封装具有支撑特性使得其比直接附着覆晶来得坚固耐用。

一导电膜层或导线广泛地应用于半导体芯片的制作期间。导电膜层通过图案化工艺而形成之后导线因此形成。若导线材料铜渗入中间绝缘膜层时，将造成电子特性的不良影响。阻障层的提供目的在于防止铜渗入不预期的区域。一化合物通过掺杂具有硅或硼的高融点金属的氮化物而得到，以作为扩散防止膜层的材料。此处的例子包括Ta、TaN、TaSiN、TiN、TiSiN、W、WN、WSiN及WBN。在扩散防止膜层上，一薄的铜种子层是通过方向溅镀而形成。铜种子层通过电镀而接收电镀铜，当深宽比(aspectratio)高时具有优点。典型地，阻障层形成一含氮膜层，例如TaN、TiN、WN。

现有技术之一叙述于美国第7,102,231号专利，其中提供传统阻障层结构，其结构包含Ti，其导电阻障层包含TiN及铜导线，其是从基底边而制作薄层，并且提供包含SiN的绝缘阻障层以覆盖铜导线。在此例子中，同时进行含Ti的导电膜层及含导电阻障层TiN的图案化工艺，铜导线形成，并且含SiN的绝缘阻障层随后形成。一第二实施例显示于该专利的图11B，其公开一种结构，其提供导电阻障层包含TiN及绝缘阻障层包含SiN，并且提供薄层导电膜层的导线。比较上述例子，铝可以提供于Ti与TiN之间。进一步的例子显示于该专利的图11C中，其中TaN取代TiN，薄层结构由Ti/TaN/Cu/SiN层形成于基底边之上。导电结构显示于图11D，其具有一结构包括提供一导电阻障层包含WN及一绝缘阻障层包含SiNO。在此例中，WN取代TiN，而SiNO取代SiN。

为了提升元件运作的速度，一些建议是利用金或铜以作为导线材料以达到上述目的。典型地，铜是利用电镀方法形成。可以观察的是利用电镀有其缺点，在蚀刻工艺之后可能会产生切口(undercut)，如图3所示。进一步的考虑是周期时间太长，结果生产量严重的降低。

鉴于上述的缺点，需要改进方法以克服切口问题及导线形成的周期时间增加的问题。

发明内容

鉴于现有技术的缺点，本发明的目的是提供一新的导线形成方法及结构以解决切口问题及改进周期时间。

本发明的一观点在于通过化学反应以形成导线结构以取代电镀金，结果可以免去电镀工艺，并且化学锡是通过浸没步骤形成以保护导线。尺寸与线宽为可控制的，并且导线的侧壁将不会遭受蚀刻溶液的侵蚀。

根据以上的目的，因此需要一新的接线(导线)结构以提升元件可靠度及增进元件的效能。

本发明公开一种半导体元件的导线结构，包含：一基板；至少一图案化导电层，形成于基板之上；一导线，形成于至少一图案化导电层之上；以及一保护层，围绕导线之上表面及侧壁以避免蚀刻所产生的切口问题。

上述结构还包含一底层形成于导线之下。底层包括镍、金或铂。导线包括金或铜。至少一图案化导电层包括至少钛/铜。保护层包括无电镀锡、金、银或镍。

本发明的另一观点在于一种形成半导体元件的导线结构的方法，包含底下的步骤：提供一基板；然后，形成至少一导电层于基板之上；接着，图案化一光阻层于至少一导电层之上以裸露至少一导电层的上层；之后，蚀刻上层；接下来，形成一底层于上述蚀刻至少一导电层之上；然后，形成一导线于底层之上；之后，移除光阻层；接着，形成一保护层，围绕导线之上表面及侧壁以避免蚀刻所产生的切口问题。导线是通过电镀所形成。至少一导电层是通过溅镀所形成。

附图说明

图1为根据本发明的导线结构的剖面示意图。