[发明专利]使用穿通电极制备堆叠封装的方法无效
申请号: | 200910003382.2 | 申请日: | 2009-01-22 |
公开(公告)号: | CN101499464A | 公开(公告)日: | 2009-08-05 |
发明(设计)人: | 韩权焕;朴昌濬;金圣哲;金圣敏;崔亨硕;李荷娜 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L25/04 | 分类号: | H01L25/04;H01L21/60;H01L21/56 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 张 波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 通电 制备 堆叠 封装 方法 | ||
1.一种制备晶片级堆叠封装的方法,包括步骤:
背面研磨包括多个第一半导体芯片的晶片的下表面,该第一半导体芯片 为晶片级;
将支承构件附着到被背面研磨的晶片的下表面;
将一个或更多单独的第二半导体芯片堆叠到对应的第一半导体芯片上, 其中在第一和第二半导体芯片的堆叠中的相邻半导体芯片之间插置粘合剂 或粘合带;
形成第一穿通电极以将该第一半导体芯片电连接到对应的一个或更多 第二半导体芯片;
将第三半导体芯片附着到所堆叠的第二半导体芯片中的各个最上面的 芯片,该第三半导体芯片具有电连接到第一穿通电极的第二穿通电极和电连 接到该第二穿通电极的重配置线;
将外部连接端子连接到该第三半导体芯片的重配置线;以及
切割其上堆叠对应的第二和第三半导体芯片的晶片级的第一半导体芯 片,使得该第一半导体芯片处于芯片级,
其中该第二半导体芯片仅堆叠在被确定为良好晶粒的第一半导体芯片 上。
2.如权利要求1所述的方法,其中该支承构件包括玻璃和晶片载体中的 任一种。
3.如权利要求1所述的方法,还包括步骤:
在形成该第一穿通电极之后且在附着该第三半导体芯片之前,移除该支 承构件。
4.如权利要求1所述的方法,还包括步骤:
在连接该外部连接端子之后且在切割该第一半导体芯片以使该第一半 导体芯片处于芯片级之前,移除该支承构件。
5.如权利要求1所述的方法,其中形成第一穿通电极的步骤包括:
蚀刻各第一半导体芯片和堆叠在对应的各第一半导体芯片上的一个或 更多第二半导体芯片以定义暴露所述支承构件的通孔;以及
将金属性材料填充于各通孔中。
6.如权利要求5所述的方法,其中填充金属性材料的步骤包括插入金属 引脚或镀。
7.如权利要求1所述的方法,其中该第一、第二和第三半导体芯片的每 个包括相同种类的半导体芯片,每个半导体芯片具有相同的功能。
8.如权利要求1所述的方法,其中该第一、第二和第三半导体芯片的每 个包括不同种类的半导体芯片,每个半导体芯片具有不同的功能。
9.一种制备晶片级堆叠封装的方法,包括步骤:
提供包含多个第一半导体芯片的晶片,该第一半导体芯片处于晶片级;
将一个或更多单独的第二半导体芯片堆叠于该晶片的对应的第一半导 体芯片上,其中在所述第一和第二半导体芯片的堆叠中的相邻半导体芯片之 间插置粘合剂或粘合带;
形成第一穿通电极以将该第一半导体芯片电连接至对应的一个或更多 单独的第二半导体芯片;以及
切割其上堆叠对应的单独的第二半导体芯片的晶片级的第一半导体芯 片,使得该第一半导体芯片处于芯片级,
其中该第二半导体芯片仅堆叠在被视为良好晶粒的该第一半导体芯片 上。
10.如权利要求9所述的方法,在形成该第一穿通电极的步骤和切割 该晶片级的第一半导体芯片的步骤之间还包括步骤:
将第三半导体芯片附着到所堆叠的第二半导体芯片的各最上面的芯片;
在所附着的第三半导体芯片中形成第二穿通电极,使得该第二穿通电极 电连接到该第一穿通电极;
在该第三半导体芯片上形成重配置线,使得该重配置线电连接到该第二 穿通电极;以及
将外部连接端子连接到该第三半导体芯片的重配置线。
11.如权利要求10所述的方法,其中提供晶片的步骤包括:
背面研磨包括所述多个第一半导体芯片的晶片的下表面;以及
将支承构件附着到被背面研磨的晶片的下表面。
12.如权利要求11所述的方法,还包括步骤:
在形成该第一穿通电极之后且在附着该第三半导体芯片之前,移除该支 承构件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910003382.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体发光元件
- 下一篇:一种用于视力保健的复方叶黄素微囊及其制备方法
- 同类专利
- 专利分类